54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ НАНОСЕКУНДНОЙ ДЛИТЕЛЬНОСТИ54) FORMER OF PULSES OF NANOSECOND DURATION
Изобретение касаетс импульсной техники и может быть использовано в устройствах наносёкундного диапазона . Известны формирователи импульсов наносекундной длительности, Имеющие на выходе импульсы с крутыми фронтами, содержащие формирующие транзисторные каскады и диоды с накоплением зар да 1. Однако такие формирователи не дают возможности получить на .низкоомной нагрузке стабильных иШ1ульсов регулируемой длительности в диапазоне 2-50 НС с коротким фронтом и спадом, так как их параметры завис от частоты следовани импульсов, величины тока в нагрузке и времени рассасывани неосновных носителей в базе диода с накоплением зар да (ДНЗ) . Кроме того, характеристики современных диодов с накоплением зар д не позвол ют получить в таких форми ровател х импульсы с амплитудой бол ше 10 - 20 Вольт. Эти недостатки вышеуказанных фор рователей привод т к изменению формы выходного импульса и его длитель ности . Наиболее близким по технической сущности к предложенному вл етс формирователь импульсов наносекундной длительности на транзисторах, содержащий два ключевых каскада включенных по схеме с общим эмиттером и выходной по схеме с об- . щей базой, параллельно переходу база-эмиттер транзистора которого подключен резистор 2. Недостатком данного технического решени вл етс малое быстродействие , Это обуславливаетс тем, что сформированный выходной импульс получаетс в результате сложени разнопол рных, сдвинутых по времени, импульсов в базе первого ключевого каскада формировател . Вследствие этого .цлительность среза выходного импульса, снимаемого с коллектора насыщенного ключевого каскада будет определ тьс временем рассасывани зар дов из его базы. Это врем значительно больше времени формировани фронта выходного импульса, поэтому данное схемное решением не даст возможности реализовать предельное быстродействие транзистора и сформировать короткие импульсы с малой скважностью. цель изобретени - повышение быст родействи формировател ,. Дл этого в формирователь импульсов наносекунднотй длительности на транзисторах, содержащий два ключевых каскада, включенных по схеме с общим эмиттером и выходной касакад по схеме с общей базой, параллельно переходу база-эмиттер транзистора которого подключен резистор, введены три конденсатора, резистор и диод, который включен между базой транзистора выходного каскада и общей шиной первый конденсатор последовательно соединен с вновь введенным резисторо последовательна цепь из конденсатора резистора включена между выходом первого ключевого каскада и эмиттер транзистора выходного каскада,парал лёльно вновь введенному резистору по Ключей второй конденсатор, а третий конденсатор включен между выходомвторсэгр ключевого каскада и базой транзистора выходного каскада. На фиг. 1 приведена принципиальна электрическа схема формировате л наносекундных импульсов; на фиг. :2 - временные диаграммы работы устройства; на фиг. 3 - эквивалентна схема процессаформировани длитель ности среза выходного импульса. . ; , . ; Формирователь содержит ключевой каскад, состо щий из транзистора 1, включенного по схеме с общим эмиттером , входного конденсатора и рези тора, соедин ющего базу транзистора 1 с землей. Коллектор транзистора 1ключевого каскада через резистор 2подключен к источнику питани , а через разделительно-ускор ющую цепь состо щую из конденсатора 3; кон: денсатора 4 и параллельноему включенного резистора 5 и резистор 6 к базе транзистора 7 выходного каскада , причем база этого транзистора через резистор 8 и параллельный ему диод 9 соединена с землей. Эмит тер транзистора 7 подключен к общей точке соединени конденсатора 4, резистора 5 и резистора б. Коллекто транзистора 7 и через резистор 10 подключен к источнику питани , а че ре разделительный конденсатор 11 к нагрузке 12. Кроме того, база транзистора 7 через разделительный конденсатор 13 подключена к коллектору транзистора 14 второго ключевого ка , собранного по схеме с общим миттерйм, в котором база транзисто ра через резистор соединена с землей , а через разделительный конденсатор - со входом устройства. Резис тор 15 соедин ет коллектор транзистора 14 ключевого каскада с источником Питани . Формирователь работает следующим оВпазом. В исходном состо нии транзисторы 1 и .14 ключевых каскадов и транзистор 7 выходного каскада закрыты. Кон-дёнсатор 3, 11, 13 зар жены до напр жени близкого к напр жению источника питани (пол рность указана на фиг. 1). Наличие диода 9 позвол ет сократить врем зар да конденсатора 13 от источника питани () через резистор 15, диод 9 и конденсатор 3 от источника питаниу чер.еэ резистоы 2,5, 6.и диод 9. В момент вре- , мени t (см. фиг. 2) на базу транзистора 1 ключевого каскада поступает положительный импульс с крутым фронтом. Транзистор 1 быстро открываетс и входит в насыщение, при этом конденсатор 3, зар женный до напр жени несколько меньшего напр жени пи:Та1Ни в указанной пол рности, подключаетс к эмиттерно-базовому переходу транзистора 7 через конденсатор 4, резистор 6 и диод 9. В качестве диода 9 применен диод с накоплением зар да (ДНЗ). Его сопротивление при этом близко к нулю. Ускор юща цепь, состо ща из резистора 5, конденсатора 4 и диода 9, позвол ет предельно быстро ввести зар ды в базу транзистора 7 и включить его. При этом транзистор 7 оказываетс в режиме , близком к насыщению, Конденса-L. торы 3, 11 оказываютс последовательно включенными с резистором нагрузки 12, через каскад на транзисторе 1, конденсатор 4, резистор 6, транзистор 7. На резисторе нагрузки 12 йри этом фЬрмируетс импульс несколько меньший 2Е пит отрицательной пол рности . В момент времени t (см. фиг. 2) на базу транзистора 14 ключевого каскада .поступает положительный импульс , с крутым фронтом, в результате чего транзистор 14 ключевого каскада быстро входит в режим насыщени . С выхода данного каскада отрицательный импульс через разделительный конденсатор 13 поступает на базу открытого транзистора 7 и закрывает его, что, в - свою очередь, приводит к процессу формировани длительности среза выходного импульса на нагрузке..Эквивалентна схема процесса формировани длительности среза приведена на фиг. 3, где прин ты следующие обозначени : К1, К14 .- короткозамкнутые ключевые к аскады иа транзисторах. Остальные обозначени соответствуют обозначени м на фиг. 1. При подключении конденсатора 13 к открытому транзистору 7 происходит отсечка эмиттврного и коллекторного токов дaннoJчэ транзистора, а следовательно и быстрый вывод и рекомбинаци зар дов в базе транзистора 7 токами обратного напр жени , так как напр жение на конденсаторе 13 больше, чем. напр жение на конденсаторе 3. В момент прерывани эмиттерного тока формируетс срез импульса, равный длительности перепада с ксзллектора транзистора 14 выходного аскада. Диод 9. (ДНЗ) к моменту формировани среза заперт, емкость его мала и он практически не вли ет на формирование длительности среза вьлходного импульса . Включение резистора б небольшой величины параллельно базоэмиттерному переходу транзистора 7 позвол ет осуществить сложение д&ух перепадов напр жений, поступающих с ключевых каскадов, а также уменьшить выброс на плоской вершине импульса при формировании его длительности среза. Наличие выброса объ сн етс проникновением зар да с конденсатора 13 в коллекторную область транзис тора 7 и в нагрузку 12 из-за наличи вар дов в приколлекторной области базы транзистора 7. Режим последнего в начальный момент формировани среза выходного импульса близок к насыщению . Таким образом, подключение ре зистора 6 перераспредел ют Ток конде сатора 13, и величина вь брЬсв; на йагрузке уменьшаетс . Поцесс формирова ни выходного импульса на нагрузке 12 заканчиваетс . Таким образбм, фор мирование выходного импульса на нагрузке путем раздельной подачи: входных импульсов, разнесенных на врем задержки, на эмиттер и базу транзистора выходного каскада через входные ключевые каскады, дает возможность по сравнению с прототипом, в котором входные импульсы, разнесенные на вре и задержки, подаютс в базу первого насыщенного ключевого каскада, выделить две цепи формировани импул са,одна из которых формирует фронт выходного импульса за счет быстрого ввода зар дов в базу близкого к на .сыщению выходного транзистора,а втора цепь формирует длительность срезThe invention relates to a pulse technique and can be used in nanosecond devices. Nanosecond pulse formers are known. They have pulses with steep fronts that contain forming transistor cascades and diodes with accumulation of charge 1. However, such formers do not make it possible to obtain stable pulse widths of adjustable duration in the range of 2–50 Ns with a short front for low impedance loads. and decay, since their parameters depended on the pulse frequency, the magnitude of the current in the load, and the resorption time of minority carriers in the base of a charge-accumulating diode (DRL). In addition, the characteristics of modern diodes with an accumulation of charge do not allow pulses with an amplitude greater than 10 ± 20 Volts to be obtained in such formers. These drawbacks of the above shapers lead to a change in the shape of the output pulse and its duration. The closest in technical essence to the proposed is a nanosecond pulse shaper on transistors, containing two key stages connected according to the scheme with a common emitter and the output stage according to the scheme with ob-. The base base, parallel to the base-emitter junction of the transistor, is connected to a resistor 2. The disadvantage of this technical solution is low speed. This is due to the fact that the generated output pulse is obtained by adding different polarized time-shifted pulses in the base of the first driver stage. As a result, the cutoff duration of the output impulse taken from the saturated key stage collector will be determined by the absorption time of the charges from its base. This time is much longer than the time of formation of the front of the output pulse, so this circuit solution will not allow to realize the maximum speed of the transistor and form short pulses with a small duty cycle. The purpose of the invention is to increase the speed of the shaper,. To do this, a transistor nano-second pulse shaper containing two key stages connected according to a common emitter circuit and an output cascade according to a common base circuit, parallel to the base-emitter junction of the transistor of which a resistor is connected, three capacitors, a resistor and a diode that is turned on between the base of the output stage transistor and the common bus, the first capacitor is connected in series with the newly inserted resistor; the series circuit from the resistor capacitor is connected between the output of the first key stage and the output stage transistor emitter, couple lolno resistor newly inputted by key second capacitor and a third capacitor connected between vyhodomvtorsegr key stage and the output stage transistor base. FIG. Figure 1 shows the electrical circuit diagram of a nanosecond pulse former; in fig. : 2 - timing charts of the device; in fig. 3 is equivalent to the process of forming the cutoff duration of the output pulse. . ; , ; The driver contains a key stage consisting of a transistor 1 connected in a circuit with a common emitter, an input capacitor, and a resistor connecting the base of transistor 1 to ground. The collector of the transistor 1 of the key stage is connected via a resistor 2 to a power source, and through a separation-accelerating circuit consisting of a capacitor 3; Kon: capacitor 4 and parallel connected resistor 5 and resistor 6 to the base of transistor 7 of the output stage, and the base of this transistor through a resistor 8 and a diode 9 parallel to it is connected to ground. The emit ter of the transistor 7 is connected to the common connection point of the capacitor 4, the resistor 5 and the resistor b. The collector of the transistor 7 and through the resistor 10 is connected to the power source, and through the separation capacitor 11 to the load 12. In addition, the base of the transistor 7 through the coupling capacitor 13 is connected to the collector of the transistor 14 of the second key circuit, which The base of the transistor is connected to ground through a resistor, and through a coupling capacitor to the input of the device. Resistor 15 connects the collector of the transistor 14 of the key stage to the power supply. The shaper operates as follows. In the initial state, the transistors 1 and .14 of the key stages and the transistor 7 of the output stage are closed. The capacitor 3, 11, 13 is charged to a voltage close to the voltage of the power source (the polarity is indicated in Fig. 1). The presence of diode 9 makes it possible to reduce the charging time of the capacitor 13 from the power source () through the resistor 15, the diode 9 and the capacitor 3 from the power source. The resistors are 2.5, 6. and diode 9. At the time t ( see Fig. 2) a positive impulse with a steep front arrives at the base of transistor 1 of a key stage. Transistor 1 quickly opens and enters saturation, while the capacitor 3, charged to a voltage of slightly lower voltage pi: Ta1Ni in the indicated polarity, is connected to the emitter-base junction of transistor 7 through a capacitor 4, resistor 6 and diode 9. In The diode with charge accumulation (DNZ) is used as diode 9. Its resistance is close to zero. An acceleration circuit, consisting of a resistor 5, a capacitor 4 and a diode 9, allows you to very quickly enter the charge into the base of transistor 7 and turn it on. In this case, the transistor 7 is in the mode close to saturation, Condens-L. The tori 3, 11 are connected in series with load resistor 12, through a cascade on transistor 1, capacitor 4, resistor 6, transistor 7. On load resistor 12, this pulse causes a pulse slightly smaller than 2E of negative polarity. At time t (see Fig. 2), a positive pulse arrives at the base of the transistor 14 of the key stage, with a steep front, as a result of which the transistor 14 of the key stage quickly enters the saturation mode. From the output of this cascade, a negative pulse through the coupling capacitor 13 enters the base of the open transistor 7 and closes it, which, in turn, leads to the process of forming the cut-off duration of the output pulse on the load. 3, where the following notation is accepted: K1, K14 .- short-circuited key to ascadas transistors. The remaining symbols correspond to those in FIG. 1. When capacitor 13 is connected to an open transistor 7, the emitter and collector currents of the transistor dc are cut off, and consequently the fast output and recombination of charges in the base of transistor 7 by the reverse current, as the voltage on the capacitor 13 is greater than. the voltage across the capacitor 3. At the time of the interruption of the emitter current, a cutoff of the pulse is formed, equal to the duration of the difference from the output transistor 14 of the output ascade. Diode 9. (DND) is locked at the time of the formation of the slice, its capacitance is small and it has almost no effect on the formation of the slice of the smooth pulse. The inclusion of a resistor b of small size parallel to the base-emitter junction of transistor 7 allows the addition of g & oh voltage drops from key stages, as well as reducing the surge on the flat top of the pulse when its cutoff duration is formed. The presence of emission is explained by the penetration of charge from capacitor 13 into the collector region of transistor 7 and into load 12 due to the presence of wars in the near-collector region of transistor 7 base. Thus, the connection of the resistor 6 redistributes the current of the capacitor 13, and the magnitude of the voltage; on load decreases. The process of forming the output pulse at the load 12 is terminated. Thus, the formation of the output pulse at the load by separately supplying: input pulses separated by delay time to the emitter and base of the output stage transistor through the input key stages, makes it possible, compared to the prototype, in which the input pulses separated by time and , are fed into the base of the first saturated key cascade, select two chains of impulse formation, one of which forms the front of the output pulse due to the rapid input of charges into the base close to saturation of the output trans stories, and the second circuit generates a slice duration