SU377869A1 - SAMPLE CURRENT SHELLER - Google Patents

SAMPLE CURRENT SHELLER

Info

Publication number
SU377869A1
SU377869A1 SU1482435A SU1482435A SU377869A1 SU 377869 A1 SU377869 A1 SU 377869A1 SU 1482435 A SU1482435 A SU 1482435A SU 1482435 A SU1482435 A SU 1482435A SU 377869 A1 SU377869 A1 SU 377869A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
current
emitter
sheller
sample current
Prior art date
Application number
SU1482435A
Other languages
Russian (ru)
Inventor
К. П. Чухриенко В. А. Иванчихин В. П. Чернышев
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1482435A priority Critical patent/SU377869A1/en
Application granted granted Critical
Publication of SU377869A1 publication Critical patent/SU377869A1/en

Links

Landscapes

  • Electronic Switches (AREA)

Description

1one

Изобретение относитс  к вычислительной технике и 1может найти применение в качестве 1{:ормировател  токов выборки адресных цепей оперативных запоминающих устройств (ОЗУ) и сверхоперативных запоминающих устройств (СОЗУ), выполненных на магн;итн1ых элементах.The invention relates to computing technology and can be used as a 1 {: actuator of current sampling of address circuits of operational storage devices (RAM) and super-operative storage devices (RAM) made on magnet and its elements.

Известны транзисторные формирователи тока выборки, содержаш,ие входпой и выходной каскады с трансформаторной св зью между ними и примен ющиес  в компактных запоминающих устройствах на магнитных элементах дл  формировани  импульсов систем выборки.Transistor current drivers for sampling, including input and output stages with transformer coupling between them and used in compact memory devices on magnetic elements for generating pulses of the sampling systems are known.

Недостатком известного формировател   вл етс  Н1алнчие в нем межкаскадного трансформатора св зи, привод щего к искажению фронта импульса тока выборки, ограничению быстродействи , ограничению степени возможной интеграции электроники обрамлени  запоминающих устройств.A disadvantage of the known driver is the H1alnchee in it of an interstage communication transformer, leading to a distortion of the current pulse front of the sample, limiting the speed, limiting the degree of possible integration of the framing electronics of memory devices.

Кроме того, формирователь тока выборки с межкаскадной трансформаторной св зью не рассчитан на непосредствешное соединение с комплексом логических схем управлени . In addition, the current sampler with interstage transformer coupling is not designed for direct connection with a complex of control logic circuits.

Целью изобретени   вл етс  улучшение фронтов импульса тока выборки, повышение быстродействи  и помехозащищенности схемы , обеспечение непосредственной св зи с комплексом логических схем управлени  и повышение степени интеграции.The aim of the invention is to improve the edges of the current pulse of the sample, increase the speed and noise immunity of the circuit, ensure direct communication with the complex of control logic circuits and increase the degree of integration.

Дл  достижени  этого в выходной каскад формировател  тока выборки дополнительно введен второй транзистор п-р-/г-типа, база которого подключена к эмиттеру первого транзистора, а между эмиттером и базой каждогЪ транзистора включена депь из параллельно соединенных резистора смещени  и разр дного диода, который анодом подключен к эмиттеру соответствующего транзистора .To achieve this, a second pn / g transistor transistor is additionally introduced into the output stage of the current sampler, the base of which is connected to the emitter of the first transistor, and between the emitter and base of each transistor is connected a transponder of parallel connected bias resistor and a discharge diode, which the anode is connected to the emitter of the corresponding transistor.

На чертеже представлена привципиальн1а  электрическа  схема формировател  тока выборки.The drawing shows the electrical circuit of the current sampler.

Предлагаемое устройство содержит:The proposed device contains:

Входной каскад 1, выполненный по схеме с o6nj,HM эмиттером на транзисторе 2 п-р-птипа с коллекторной нагрузкой 3, резисторами- .базовым 4 и смещени  5, обща  точка 6 св зи которых подключена ко входу формировател ; вторые выводы резистора смещени  5 и коллекторной нагрузки 3 подключены к плюсу источника питани  The input stage 1, made according to the scheme with o6nj, HM emitter on the transistor 2 n-p-type with collector load 3, resistors - base 4 and bias 5, common point 6 of the connection of which is connected to the driver input; the second terminals of the bias resistor 5 and the collector load 3 are connected to the positive power source

разделительный конденсатор 7, включенный между выходом входного каскада / и входом выходного устройства 8 (точки 9 и 10)separation capacitor 7 connected between the output of the input stage / and the input of the output device 8 (points 9 and 10)

ключевой выходной каскад 8, выполненный по схеме составного транзистора с общим эмиттером на двух транзисторах 11 и 12 п-р-/г-типа, переходы база - эмиттер которых защунтированы каждый цепью из параллельно включенных резисторов 3 is, 14 соответственно и разр дных диодов 15, 16 соответственно, подключенных анодами к эмиттерам соответствующих транзисторов 11, 12. Коллекторна  нагрузка 17 транзистора 11 подключена к общей шине 18 формиро-5 вател , эмиттер этого транзистора подключен к минусу второго источника питани , а коллектор - подключен к выходу формировател , сигнал с которого поступает в вагрузку. Формирователь тока выборки работает еле-10 дующим образом. В статическом состо нии, т. е. при отсутствии сигналов выборки, когда потенциал точки 6, определ емый исходным состо нием выходного каскада логической схемы управ-15 лени , высокий, транзистор 2 находитс  в режиме насыщени . Составной транзистор И-12 находитс  в режиме отсечки, что обеспечиваетс  выбором определенных номиналов резисторов смещени  13, 14. Конденса-20 тор 7 зар жен по цепи: переход база - эмиттер транзистора 2, резисторы смещени  13, 14, источник питани  - Еб, почти до напр жени  источника питани  EQ. При этом потенциал точки 9 положителен, а точки 10 -25 отрицателен. При поступлении на вход формировател  отрицательного импульса транзистор 2 переходит в режим отсечки. Конденсатор 7 дозар жаетс  при этом примерно до суммарного30 напр жени  источников питани  (), перевод  составной транзистор //-12 в состо ние насыщени . В нагрузке формировател  тока выборки протекает ток выборки. По окончании входной команды тр анзи-35 стор 2 возвращаетс  в режим Н1асыщен1и . Конденсатор 7 разр жаетс  по контуру: переход коллектор - эмиттер транзистора 2, Обща  шина формировател  18, источник - EU, .разр дные диоды 15, 16. Транзи-40 сторы //, 12 переход т в исходное состо ние - релшм отсечки, прерывани  ток в нагрузке . 4 Таким образом, предлагаемый формирователь тока выборки позвол ет осуществить непосредственное управление от комплекса, позвол ет осуществить непосредственное управление от комплекса логических схем управлени  (например, на элементах типа ТСМ, ТУР, ПРИЗ), обеспечивает формирование тока выборки без разделительного трансформатора мел-еду входным каскадом и выходным . Отсутствие трансформатора св зи существенно улучшает форму импульса тока выборки , обеспечива  достаточно крупные фронты импульса тока (пор дка 20 се/с), уменьшает суммарную задержку, расшир   диапазон .ра.бочих частот формировател  до 500 кгц и выше при амплитуде выходного импульса пор дка 300 ма. При этом оптимальна  величина емкости разделительного конденсатора находитс  в пределах 0,01 мкф, что позвол ет выполнить формирователь тока выборки в гибридно-интегральном исполнении, существенно уменьшив таким образом габариты и вес электронного обрамлени  запоминающих устройств, Предмет изобретен.ий Формирователь тока выборки, содержащий входной каскад, соединенный через конденсатор с ключевым выходным каскадом на транзисторе л-р-«-типа по схеме с общим эмиттером, отличающийс  тем, что, с целью повышени  быстродействи  и помехозаши щеиности схемы, в выходной каскад дополнительпо введен второй транзистор п-р-птипа , база которого подключен1а к эмиттеру первого транзистора, а между эмиттером и базой каждого транзистора включена цепь из параллельно соединенных резистора смещени  и разр дного диода, который анодом подключен к эмиттеру соответствующего транзистора.key output stage 8, made as a composite transistor with a common emitter on two transistors 11 and 12 n-p- / g-type, the base-emitter transitions of which are ground by each of the parallel-connected resistors 3 is, 14, respectively, and discharge diodes 15 , 16, respectively, connected by anodes to the emitters of the respective transistors 11, 12. The collector load 17 of transistor 11 is connected to the common bus 18 of the forma- tor 5, the emitter of this transistor is connected to the minus of the second power source, and the collector is connected to output f rmirovatel, the signal from which is supplied to vagruzku. The sampling current driver works barely-10 in the following way. In the static state, i.e., in the absence of sampling signals, when the potential of point 6, determined by the initial state of the output stage of the logic control circuit is 15, is high, transistor 2 is in saturation mode. The composite transistor I-12 is in cut-off mode, which is ensured by selecting certain values of bias resistors 13, 14. Condens-20 tor 7 is charged along the circuit: base-emitter junction of transistor 2, bias resistors 13, 14, power supply —Eb, to power supply voltage EQ. At the same time, the potential of point 9 is positive, and points 10 -25 are negative. When a negative pulse impulse arrives at the input, the transistor 2 switches to the cutoff mode. The capacitor 7 is charged at the same time to approximately 30 voltage supply sources (), the conversion of the composite transistor // - 12 to the saturation state. In the load of the current sampler, the sampling current flows. At the end of the input command, the tr anzi-35 stop 2 returns to the saturated H1 mode. The capacitor 7 is discharged along the circuit: the collector-emitter junction of the transistor 2, the common driver bus 18, the source - EU, the discharge diodes 15, 16. Transi-40 stor //, 12 go to the initial state - reset cutoff, interrupt current in the load. 4 Thus, the proposed sampling current shaper allows direct control from the complex, allows direct control from the complex of control logic circuits (for example, on elements such as FCM, TUR, PRIZE), ensures the formation of a sampling current without a separation transformer. cascade and weekend. The absence of a communication transformer significantly improves the shape of the current pulse of the sample, providing sufficiently large current pulse edges (on the order of 20 s / s), reduces the total delay, extending the operating frequency of the driver to 500 kHz and higher with an amplitude of the output pulse of about 300 ma At the same time, the optimal value of the capacitor of the coupling capacitor is in the range of 0.01 µF, which makes it possible to perform the current sampler in a hybrid-integrated version, thus significantly reducing the size and weight of the electronic framing of the memory devices. The subject invention The current sampler that contains the input a cascade connected through a capacitor to a key output cascade on a transistor of a lp - "- type according to a common emitter circuit, characterized in that, in order to increase speed and interference widening of the circuit, an additional pnpp transistor is additionally inserted into the output cascade, the base of which is connected to the emitter of the first transistor, and between the emitter and base of each transistor a circuit is connected from a parallel-connected bias resistor and discharge diode, which is anode-connected to the emitter of the corresponding transistor.

JJ

SU1482435A 1970-12-12 1970-12-12 SAMPLE CURRENT SHELLER SU377869A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1482435A SU377869A1 (en) 1970-12-12 1970-12-12 SAMPLE CURRENT SHELLER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1482435A SU377869A1 (en) 1970-12-12 1970-12-12 SAMPLE CURRENT SHELLER

Publications (1)

Publication Number Publication Date
SU377869A1 true SU377869A1 (en) 1973-04-17

Family

ID=20458286

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1482435A SU377869A1 (en) 1970-12-12 1970-12-12 SAMPLE CURRENT SHELLER

Country Status (1)

Country Link
SU (1) SU377869A1 (en)

Similar Documents

Publication Publication Date Title
GB1130192A (en) Logic switching circuits
GB1164167A (en) Improvements in and relating to Switching Circuits
US3522444A (en) Logic circuit with complementary output stage
GB1306847A (en) Dual mode deflection amplifier
GB1214489A (en) A high output level inverter circuit
SU377869A1 (en) SAMPLE CURRENT SHELLER
US3053997A (en) Transistor emitter follower with saturation control means
GB1428446A (en) Operation of power transistors
US2965770A (en) Linear wave generator
US3217173A (en) Pulse generator employing bipolar-signal gated bistable amplifiers to produce unipolar, shaped output pulses
SU381095A1 (en) SAMPLE CURRENT SHELLER
GB1268330A (en) Improvements in or relating to logic-signal level-converter circuit arrangements
GB1110067A (en) Logic circuits
US3749945A (en) Constant current pull-up circuit for a mos memory driver
GB1118539A (en) Logic transistor circuit
JPS5636155A (en) Logical circuit
GB1228491A (en)
GB1283959A (en) Comparators
GB1291879A (en) Pulse processing circuits
KR890016771A (en) Logic buffer circuit
US3016467A (en) Emitter follower pulse amplifier
SU1262719A1 (en) Matching device
GB1348397A (en) Balanced type amplifier circuit
SU409382A1 (en) TRANSISTOR-TRANSISTOR ELEMENT "AND —NE"
SU842954A1 (en) Sampling current shaper for storage unit