SU703812A1 - Priority device with addressing - Google Patents

Priority device with addressing

Info

Publication number
SU703812A1
SU703812A1 SU772443062A SU2443062A SU703812A1 SU 703812 A1 SU703812 A1 SU 703812A1 SU 772443062 A SU772443062 A SU 772443062A SU 2443062 A SU2443062 A SU 2443062A SU 703812 A1 SU703812 A1 SU 703812A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
group
register
input
Prior art date
Application number
SU772443062A
Other languages
Russian (ru)
Inventor
Валентин Павлович Арсенин
Любовь Александровна Арсенина
Original Assignee
Предприятие П/Я В-8117
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8117 filed Critical Предприятие П/Я В-8117
Priority to SU772443062A priority Critical patent/SU703812A1/en
Application granted granted Critical
Publication of SU703812A1 publication Critical patent/SU703812A1/en

Links

Landscapes

  • Bus Control (AREA)

Claims (2)

Устройство относитс  к цифровой вычислительной :технике и может быть .использовано в системах дискретной обработки информации с применением цифровых вычислительных машин. Известно устройство приоритета, содержащее pejTicTp индикации запрюсов, вспомогательный регистр, элементы И, ИЛИ 1 . Недостатком такого устройства  вл етс  значительное увеличение количества оборудовани  с увеличением числа абонентов , а также необходимость примене- ни  многовходовых эпе,ментов И иди дополнительных элементов ИЛИ, что затруд н ет создание многоканальных ухЗтгрОйств прерывани . Кроме того, сигналы запросов с выхода приоритетного устройства не могут дополнительно использоватьс  в качестве адресных сигналов. Наиболее близким к данному изобретенййэ техническим решением  вл етс  устройство дл  определени  приоритетнос ти управл ющих сигналов, содержащее ре тистр приема запросов, единичные входы триггеров которого  вл ютс  входами запросов устройства, первую группу элементов И, выходы- которых соединены с первыми нулевыми установочными входами триггеров регистра приема запросов, вторые нулевые установочные входы соединены между собой и  вл ютс  первым входом сброса регистра приема запросов, . первые входы элементов И первой группы соединены между собой и  вл ютс  вторым входом сброса регистра приема залРОСОВ , вторую группу 5 -Ь1Х ( J 1,2,..) элементов И, первые входы которых соединены соответственно с единичными и нулевыми выходами ; -ых триггеров регистра приема запросов ( ,3...), вспомогательный регистр 2. Недостатком такого устройства  вл етс  , то, Ч1 сигналы запросов с выхода приоритетного устройства не могутдополнительно использоватьс  в качестве адресных сигналов дл  ислю ени  информационных шин ввода-вывода между ЦВМ и або370 нентом системы, так как сигналы запросов со вспомогательного регистра сбрасываютс  раньше, чем начнетс  ввод-вывод. В силу этого увеличение числа абонентов системы нар ду с увеличением оборудовани  приоритетного устройства влечет за собой также увеличение оборудовани  дл  адресации абонентов системы. Целью изобретени   вл етс  уменьшение количества оборудовани  при увеличении числа запросов и расширение функ- . циональных возможностей за счет использовани  сигналов запросов в качестве адресных сигналов. Поставленна  цель достигаетс  тем, что устройство содержит третью группу элементов И, выходы 1-ых элементов И третьей группы ( ,3,5 ...) соединены с первыми единичными установочными входами триггеров вспомогательного регистра, первый вход первого элемен та И третьей группы соединен с единичным выходом первого триггера регистра приема запросов и  вл етс  выходом прерывани -и адресации устройств а, первые входы i -ых элементов И ( i 3,5,7...) третьей группы Соединены с выходами l(i 1,3,5,7...) элементов И второй группы и  вл ютс  выходами прерывани  устройства, выходы j -ых элементов И ( ,4,6...) третьей группы соединены со вторыми единичными установочными входами триггеров вспомогательного регистра , нулевые установочные входы триггеров которого соединены между собой и  вл ютс  входом установки в исходное состо ние вспомогательного регистра , вторые дходы 1-ых элементов И ( i 1,3,5,7...) третьей группы соединены между собой и  вл ютс  ЁХОДОМ разрешени  записи на вспомогательный регистр, первые входы 1 -ых элементо И ( 2,4,6...) третьей группы  вл ютс  адресными входами устройства, а вторые взсоды - соединены между собой и  вл ютс  входом раэреше ай  записи ад реса на вспомогательный регистр, единичные выходы триггеров вспомогат льно го регистра соединены со вторыми входами соответствующих элементов И первой группы и  вл ютс  адресными выходами устройства, вторые входы первого и второго элементов И второй группы со единены с нулевым выходом первого три гёра регистра приема запросов, выходы j-ых ( i 2,4,6...) элементов И вгорой группы соединерры со вторыми входами соогветствующих -ых и к-ых 12- ( i JH 1, ) элементов И второй пзуппь.: На чертеже представлена блок-схема устройства, котора  содержит регистр приема запросов, выполненный на триггерах 1-1, 1-2 1- П , вспомогательный регистр, выполненный на триггерах 2-1, 2-2, ... 2- И , первую группу элементов И 3-6, вторую группу элементов 7-12, третью группу эле ментов И 13-20. 1 Устройство работает следующим об- : разом. При включении питани  все триггеры регистра приема, запросов и вспомогательного регистра устанавливаютс  в исходное (нулевое) состо ние сигналами по , первому входу сброса регистра приема запросов и входу установки в исходное состо ние вспомогательного регистра. Допустим , что по второму и третьему входам регистра приема запросов в устро йство поступили запросы. Сигналы этих запросов установ т в единичное состх) ние триггеры 1-2 и 1-3 регистра приема . . запросов. Сигнал с единичного выхода триггера 1-2 поступает на первый вход И 6, на втором входе которого имеетс  разрешающий (единичный) потенциал снулевого выхода триггера 1-1. С выхода элемента И 6 - запрос поступает на выход устройства в качестве сигнала прерывани , а также на первый вход I элемента И 15. Единичный сигнал с выхода триггера 1-3 будет заблокирован по входу элемента И 9 нулевым сигналом с элемента И8. Сигнал разрешени  записи поступает на второй-вход элемента И15 и переписывает запрос в триггер 2-2 вспомогательного регистра, устанавлива  ,его в единичное состо ние. Сигнал с еданичного выхода триггера 2-2  вл етс  адресным выходом устройстба дл  абонента, запрбс которого обрабатываетс  в данный момент и служит дл  включени  информационных шин ввода-вывода между ЦВМ и абонентом, пославшим данный запрос, а также по второму входу элемента И4 служит разрешением дл  сброса триггера 1-2 регистра приема запросов сигналом сброса по первым объедивенным входим элементов ИЗ-И6 после приема сигнала прерывани  в ЦВМ. На выходе элемента ИВ устанавливаетс  единичный потенциал, разрешаю57 ший прохождение запроса с триггера 1-3 черев элемент И9. Далее, после окончани  операции ввода-вывода с первым абонентом, сигналом сброса поступающим на нулевые входы триггеров, вспомогательный регистр сбрасываетс  в исходное состо ние. Сигналом разрешени  записи по второму входу элемента И 17 осуществл етс ; запись нового запрос ав триггер 2-3 вспомогательного регистра , т.е. установкой его в единичное состо ние возбуждаетс  новый адресный выход дл  подключени  нового абонента. Работа устройства при приходе других запросов аналогична описанной. Сигналом разрешени  записи адреса на объединенные вторые входы элементов И14, И16, И18, И20 на вспомогательны . регистр могут записыватьс  коды адресов извне, например, выдаваемые из ЦВМ по программе и поступающие на первые входы . 1ЛЧА ТЛ 1 с 1Л 1 Q ГЛПП элементов И14, И16, И18, И20. Устройство прерывани  позвол ет уменьшить количество оборудовани  системы . Так как выполн ет дополнительные функции адресации абонентов системы; . исключа , таким .образом,, из системы рёгистр адреса абонентов, выполн емый обычно в виде автономного узла. Устройство прерывани  увеличивает гибкость построени  системы при измен емом количестве запросов, так как увеличение разр дности устройства путем наращивани  однотипного оборудовани  автоматически увеличивает количество адpecHbix шин абонентов, исключа  доработ .ку автономного узла регистра адреса, котора  имела бы место в системе, соНёржащей такой автономный узел. Формула изобретени  Устройство приоритетное с адресацие содержащее регистр приема запросов, единичные входы триггеров которого  вл ютс  входами запросов устройства, первую группу элементов И, выходы которых соединены с первыми нулевыми установочными входами триггеров регистра приема запросов, вторые нулевые установочные входы которых соединены между собой и  вл ютс  первым входом сброса регистра 12 приема запросов, первые входы элементов И первой группы соединены между собой и  вл ютс  вторым входом сброса реги тра приема запросов, вторую группу 5( .2, ...) элементов И, первые входы которых соединены соответственно с единичными и нулевыми выходами i-ых триггеров регистра приема запросов ( ,3, . ..), вспомогательный регистр, отличающеес  тем, что, с целью уменьшени  количества оборудовани  при увеличении числа запросов и расширени  функциональных возможностей за гсчет использовани  сигналов запросов в (качестве адресный сигналов, оно .содержит третью группу элементов И, выходы -ых элементов И третьей группы ( ,3,5... ) соединены с первыми ед ничными установочными входами тригге вспомогательного регистра, первый вход первого элемента И третьей группы соединен с единичным, выходом первого триггера регистра приема запросов и  в„детс  выходом сигнала прерывани  устi гJ ройства, первые входы -ых элементов И ( ,5,7...) третьей группы соединен с выходами j-ых ( ,3,5,7...) элементов И второй группы и  вл ютс  выхода сигналов прерывани  устройства, 1-ых элементов И ( i 2,4,6...) третьей группы соединены со вторыми единичными установочными входами триггеров вспомогательного регистра , нулевые установочные входы триггеров которого соединены между собой и  в.л ютс  входом установки в исходное состо ние вспомогательного регистра, вторые входы 1-ых элементов И { I 1,3,5,7...) третьей группы соединены между собой и  вл ютс  входом разрешени  записи на вспомогательный регистр, первые входы f-ых элементов И ( i 2,4,6...) третьей группы  вл ютс  адресными входами устройст-. ва, а вторые входь - соединены между собой и  вл ютс  входом разрешени  записи адреса на вспомогательный регистр , единичные выходы триггеров вспомогательного регистра соединены со вторыми входами соответствующих элементов И первой группы и  вл ютс  адресными выходами устройства, вторые входы пёрвохх) и второго элементов И второй группь соединены с нулевым выходом пердого триггера регистра, приема запросов, выходы v-ых ( 3 2,4,6...) элементов И второй группы, соединены со вторыми входами соответствующих j-ых и К-ых ( i- +1), K-j + 2) элементов И вто{Х)й группы. Источники информации, прин тые во внимание при экспертизе5 1. Авторское свидетельство CCCf NO 425177, кл. Q 06.F 9/18, 1972. .The device relates to digital computing: technology and can be used in systems of discrete information processing using digital computers. A prioritized device is known, containing pejTicTp display of grouse, auxiliary register, AND, OR 1 elements. The disadvantage of such a device is a significant increase in the number of equipment with an increase in the number of subscribers, as well as the need to use multiple input, and additional OR elements, which makes the creation of multichannel interrupt signals difficult. In addition, request signals from the output of the priority device cannot additionally be used as address signals. The closest to this invention is a device for determining the priority of control signals, which contains a request receiving registrar, the single trigger inputs of which are device request inputs, the first group of AND elements, which are connected to the first zero setting inputs of register triggers receiving requests, the second zero setting inputs are interconnected and are the first reset input of the request receiving register,. The first inputs of elements AND of the first group are interconnected and are the second input of the reset of the register of reception of ZALROSES, the second group of 5 -1X (J 1,2, ..) elements AND, the first inputs of which are connected respectively to single and zero outputs; triggers of the register of requests reception (, 3 ...), auxiliary register 2. The disadvantage of such a device is that the request signals from the output of the priority device cannot additionally be used as address signals for eliminating information I / O buses between digital computers and abo370 nent of the system, since the request signals from the auxiliary register are reset before input / output begins. Therefore, an increase in the number of subscribers of the system along with an increase in the equipment of the priority device also entails an increase in the equipment for addressing the subscribers of the system. The aim of the invention is to reduce the amount of equipment with an increase in the number of requests and the expansion of functions. national capabilities by using request signals as address signals. The goal is achieved by the fact that the device contains the third group of elements AND, the outputs of the 1st elements AND of the third group (3,5 ...) are connected to the first single installation inputs of the auxiliary register triggers, the first input of the first element I of the third group is connected to the unit output of the first trigger of the register of reception of requests and is the output of the interrupt-and addressing devices a, the first inputs of the ith elements AND (i 3,5,7 ...) of the third group are connected to the outputs l (i 1,3,5, 7 ...) the elements of the second group and are the interrupt outputs of the mouth The arrays, the outputs of the jth elements AND (, 4.6 ...) of the third group are connected to the second single installation inputs of the auxiliary register triggers, the zero setting inputs of the trigger are interconnected and are the installation input to the initial state of the auxiliary register, the second The inputs of the 1st AND elements (i 1,3,5,7 ...) of the third group are interconnected and are the YETS of the permission to write to the auxiliary register, the first inputs of the 1st elements AND (2,4,6 ... a) the third group are the address inputs of the device, and the second high points are Interconnected and are the input of the aera of the record of the address to the auxiliary register, the single outputs of the triggers of the auxiliary register are connected to the second inputs of the corresponding AND elements of the first group and are the address outputs of the device, the second inputs of the first and second elements of the second group are connected with zero output of the first three registers of the reception of requests, outputs of the j-th (i 2,4,6 ...) elements And at the top of the group of the connector with the second inputs of the corresponding 12 and (i JH 1,) elements AND second item: On the dash e presents a block diagram of a device that contains a register of receiving requests, executed on triggers 1-1, 1-2 1-P, an auxiliary register executed on triggers 2-1, 2-2, ... 2-I, the first group elements And 3-6, the second group of elements 7-12, the third group of elements And 13-20. 1 The device operates as follows: When the power is turned on, all triggers of the receive register, the query and the auxiliary register are reset to the initial (zero) state by the signals on, the first reset input of the query reception register and the setup input on the initial state of the auxiliary register. Assume that the device received requests for the second and third inputs of the register for receiving requests. The signals of these requests are set to one unit triggers 1-2 and 1-3 of the receive register. . requests. The signal from the single output of the trigger 1-2 is fed to the first input AND 6, at the second input of which there is a resolving (single) potential of the zero output of the trigger 1-1. From the output of the element And 6 - the request goes to the output of the device as an interrupt signal, as well as to the first input I of the element 15. A single signal from the output of trigger 1-3 will be blocked at the input of the element 9 by a zero signal from the element I8. The write enable signal arrives at the second input of the I15 element and rewrites the request to the trigger 2-2 of the auxiliary register, setting it to one state. The signal from the single output of trigger 2-2 is the address output of the device for the subscriber whose request is currently being processed and serves to turn on the I / O information lines between the digital computer and the subscriber who sent the request, and also for the second input of the I4 element reset the trigger 1-2 of the register of receiving requests by the reset signal on the first combined input of IZ-I6 elements after receiving the interrupt signal in the digital computer. At the output of the IW element, a single potential is established that permits the passage of the request from trigger 1-3 through the I9 element. Further, after the end of the I / O operation with the first subscriber, by the reset signal arriving at the zero inputs of the flip-flops, the auxiliary register is reset to the initial state. The write enable signal on the second input of the AND element 17 is performed; Record new request av trigger 2-3 auxiliary register, i.e. By setting it to one, a new address output is excited to connect a new subscriber. The operation of the device upon the arrival of other requests is similar to that described. The permission signal to write the address to the combined second inputs of the elements I14, I16, I18, I20 to the auxiliary ones. the register can be written address codes from the outside, for example, issued from the digital computer by the program and arriving at the first inputs. 1VCHA TL 1 with 1L 1 Q GLPP elements I14, I16, I18, I20. The interrupt device reduces the amount of system equipment. Since it performs additional functions of addressing system subscribers; . excluding, in such a manner, from the system, the subscriber address registrar, usually performed as an autonomous node. An interrupt device increases the flexibility of building a system with a varying number of requests, since increasing the size of a device by increasing the same type of equipment automatically increases the number of user bus addresses, eliminating the reworking of the autonomous node of the address register, which would have occurred in the system supporting such an autonomous node. The invention is a priority device with addressing containing a register of receiving requests, the single inputs of trigger programs of which are inputs of device requests, the first group of elements AND whose outputs are connected to the first zero setting inputs of the trigger register of receiving requests, the second zero setting inputs of which are interconnected and are the first reset input of the request receiving register 12, the first inputs of the AND elements of the first group are interconnected and are the second reset input of the receiving request register , the second group of 5 (.2, ...) elements And, the first inputs of which are connected respectively with the unit and zero outputs of the i-th triggers of the register of receiving requests (, 3, ...), the auxiliary register, characterized in that, with the purpose of reducing the number of equipment with an increase in the number of requests and expanding the functionality due to the use of request signals in (as address signals, it contains the third group of elements AND, the outputs of the second elements AND of the third group (3.5 ...) are connected to the first three unit inputs the auxiliary register, the first input of the first element AND of the third group is connected to the single, the output of the first trigger of the register of receiving requests and the output of the interrupt signal of the device, the first inputs of the second elements AND (, 5.7 ...) of the third group are connected With the outputs of the j-th (, 3,5,7 ...) elements of the second group, and are the outputs of the interrupt signals of the device, the 1st elements of the I (i 2,4,6 ...) of the third group are connected to the second single the setup inputs of the auxiliary register triggers, the zero setup inputs of the triggers o are interconnected and embedded in the setup input of the auxiliary register, the second inputs of the 1st elements I {I 1,3,5,7 ...) of the third group are interconnected and are the recording enable input on the auxiliary register, the first inputs of the f-th elements AND (i 2,4,6 ...) of the third group are the address inputs of the device. va and the second input are interconnected and are the input of the resolution of recording the address to the auxiliary register, the single outputs of the triggers of the auxiliary register are connected to the second inputs of the corresponding AND elements of the first group and are the address outputs of the device, the second inputs of the second the group is connected to the zero output of the first register trigger, receiving requests, the outputs of the vth (3 2,4,6 ...) elements of the second group, are connected to the second inputs of the corresponding jth and Kth (i- +1) , Kj + 2) elements And the second {X ) th group. Sources of information taken into account in the examination5 1. Copyright certificate CCCf NO 425177, cl. Q 06.F 9/18, 1972.. 2. Авторское свидетельство СССР № 24977О, кл. в 06 F 9/.18, 1968 ( прототип). 2. USSR author's certificate number 24977O, cl. in 06 F 9 / .18, 1968 (prototype).
SU772443062A 1977-01-10 1977-01-10 Priority device with addressing SU703812A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772443062A SU703812A1 (en) 1977-01-10 1977-01-10 Priority device with addressing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772443062A SU703812A1 (en) 1977-01-10 1977-01-10 Priority device with addressing

Publications (1)

Publication Number Publication Date
SU703812A1 true SU703812A1 (en) 1979-12-15

Family

ID=20691826

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772443062A SU703812A1 (en) 1977-01-10 1977-01-10 Priority device with addressing

Country Status (1)

Country Link
SU (1) SU703812A1 (en)

Similar Documents

Publication Publication Date Title
US5809557A (en) Memory array comprised of multiple FIFO devices
US3949380A (en) Peripheral device reassignment control technique
JPS648383B2 (en)
SU703812A1 (en) Priority device with addressing
SU1624449A1 (en) Device for connecting data sources to a common bus
JPS56155464A (en) Computer connector
SU1487041A1 (en) Dynamic priority unit
SU1444876A1 (en) Arrangement for rotating the coordinate system
SU721816A1 (en) Priory device
SU1001102A1 (en) Priority device
SU857965A1 (en) Subscriber's post
SU1702381A1 (en) Intercomputer data exchange device
SU656049A1 (en) Interface
SU1566336A1 (en) Device for information output
SU600558A1 (en) Priority device
SU1341636A1 (en) Program interruption device
SU1442994A1 (en) Device for interfacing subscribers with digital computer
SU815722A1 (en) Interface
JPS6334653A (en) Memory accessing system for information processor
SU1472904A1 (en) Cyclic priority device
JPS5844426Y2 (en) Inter-processor information transfer device
SU1141394A1 (en) Information input device
SU1361552A1 (en) Multichannel priority device
SU1198505A2 (en) Device for preprocessing information
RU1798783C (en) Device for allocation of requests to processors