SU693853A1 - Dynamic storing device - Google Patents
Dynamic storing device Download PDFInfo
- Publication number
- SU693853A1 SU693853A1 SU772434902A SU2434902A SU693853A1 SU 693853 A1 SU693853 A1 SU 693853A1 SU 772434902 A SU772434902 A SU 772434902A SU 2434902 A SU2434902 A SU 2434902A SU 693853 A1 SU693853 A1 SU 693853A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code
- error
- redundant
- memory
- storing device
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
(54) ДИНАМИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(54) DYNAMIC STORAGE DEVICE
с выходов второго счетчика 5, нозбуждаст третьи входы двухканальных переключателей 1, в результате чего на первые входы соответствующих элементов 6 пам ти, образующих один из разр дов запоминающего устройства, поступает код адреса регенерации , а на первые входы остальных элементов 6 пам ти поступает код адреса обращени . В режиме записи код числа, поступающий по одним числовым щинам 8, преобразуетс шифратором 7 в избыточный код числа, позвол ющий исправить однократные и обнаруживать двойные ощибки (например , код Хэмминга). Поскольку во врем цикла регенерации в элементы 6 пам ти , в которых в данный момент времени осуществл етс регенераци , занись инфоомации не происходит, то поступающий с выходов шифратора 7 избыточный код числа записываетс только в те элементы 6 пам ти , которые не участвуют в данный момент времени в регенерации, т. е. в элементы ( пам ти, на первые входы которых поступает код адреса обрап енн . В результате п элемент 6 пам ти по адресу обращени записываетс избыточный код числа, в котором может быть один ошибочный разр д (это эквивалентно по влению однократной ошибки в записанном коде числа).From the outputs of the second counter 5, the third inputs of the two-channel switches 1 are triggered, resulting in the first inputs of the corresponding memory elements 6 forming one of the bits of the memory device, the regeneration address code is received, and the first inputs of the other memory elements 6 are received circulation In the write mode, a code of a number, arriving at one numerical number 8, is converted by the encoder 7 into a redundant number code, allowing to correct single errors and detect double errors (for example, the Hamming code). Since during the regeneration cycle, elements of the memory 6, in which regeneration is currently being performed, do not worry about the information, the redundant number code coming from the outputs of the encoder 7 is written only to those memory elements 6 that are not participating at the moment regeneration time, i.e., the elements (of the memory, the first inputs of which receive the address code of the process. As a result, memory element 6 at the address of access records a redundant number code in which there can be one error bit (this is equivalent to the appearance of a one-time error in the written code of a number).
В режиме чтени избыточный код числа считываетс из элементов 6 пам ти на регистр И информации. При этом элементы 6 пам ти, образующие один из разр дов заноминающего устройства, в котором при чтении происходит регенераци информации , могут либо совпасть, либо не совпасть с элементами 6 пам ти, в которых регенераци информации происходила нри записи кода числа. В первом случае считанный избыточный код числа может содержать не более одного ошибочного разр да, а во втором случае - не более двух ошибочных разр дов . Дсщифратор 9 определ ет количество ошибочных разр дов в считанном избыточном коде числа. Если код числа не содержит ошибочных позиций, то он выдаетс на другие числовые шины 10 без изменени . В этом случае, если считанный код числа содержит однократную ошибку, он корректируетс дешифратором 9 и выдаетс далее на другие числовые шины 10. Если считанный код числа содержит двухкратную ошибку , то дешифратор 9 выдает сигнал двойной ошибки на первый вход элемента И. Стробирующий сигнал, поступающий на второй вход элемента И, разрещает прохождение сигнала двойной ошибки на третий вход регистра 11 информации, выполненного, например , на триггерах со счетным входом. При этом, поскольку на вторые входы регистра 11 информации с выходов первого дешифратора 4 поступает расшифрованный код адреса разр да регенерации запоминающего устройства при чтении, прохождение еигнала двойной ошибки на третьи входы регистра И информации приводит к инвертированию ошибочного разр да считанного кода числа по адресу, указанному дешифратором 4, т. е. происходит исправление одной ошибки и, следовательно, кратность ошибки уменьшаетс на единицу и становитс равной единице. Далее избыточныйIn read mode, the redundant number code is read from memory elements 6 per register AND information. In this case, the memory elements 6, forming one of the bits of the zono-memory device, in which information is regenerated during reading, can either coincide or not coincide with memory elements 6, in which the information is regenerated while the number code is written. In the first case, the read redundant code of a number may contain no more than one error bit, and in the second case no more than two error bits. Descriptor 9 determines the number of error bits in the read redundant code of a number. If the number code does not contain erroneous positions, then it is issued to other number lines 10 unchanged. In this case, if the read code of the number contains a one-time error, it is corrected by the decoder 9 and output further to other numeric buses 10. If the read code of the number contains a two-fold error, then the decoder 9 generates a double error signal at the first input of the element I. The strobe signal arriving to the second input of the element I, allows the passage of a double error signal to the third input of the register 11 of information made, for example, on triggers with a counting input. Moreover, since the decrypted address code of the memory regeneration bit during reading is sent to the second inputs of the information register 11 from the outputs of the first decoder 4, passing a double error signal to the third inputs of the AND register leads to inverting the error number of the read code number at the address specified decoder 4, i.e. one error is corrected and, therefore, the error multiplication decreases by one and becomes equal to one. Further redundant
код числа с однократной ошибкой корректируетс дешифратором 9 и выдаетс на вторые числовые шины 10, т. е. на выход запоминающего устройства.the code of the one-time error number is corrected by the decoder 9 and is provided to the second numeric tires 10, i.e. the output of the memory device.
Таким образом, по сравнению с известпым устройством, в котором иснользуютс избыточный код, исправл ющий минимум две ощибки, в нредлагаемом устройстве используютс избыточный код, исправл ющий одну и обнаруживающий две ошибки. ЭтоThus, compared with a known device that uses a redundant code that corrects at least two errors, the proposed device uses a redundant code that corrects one and detects two errors. it
дает возможность при длине информационного слова, равной 64, уменьшить на 100% избыточность оборудовани и потребл емую мощность и повышает надежноеть работы устройства, позвол в то же врем совмещать во времени циклы регенерации и обращени .makes it possible, with the length of the information word equal to 64, to reduce by 100% the equipment redundancy and power consumption and increases the reliability of the device, while at the same time allowing to combine regeneration and circulation cycles.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772434902A SU693853A1 (en) | 1977-01-03 | 1977-01-03 | Dynamic storing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772434902A SU693853A1 (en) | 1977-01-03 | 1977-01-03 | Dynamic storing device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU693853A1 true SU693853A1 (en) | 1982-01-07 |
Family
ID=20688545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772434902A SU693853A1 (en) | 1977-01-03 | 1977-01-03 | Dynamic storing device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU693853A1 (en) |
-
1977
- 1977-01-03 SU SU772434902A patent/SU693853A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4319356A (en) | Self-correcting memory system | |
US6009548A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
US4016409A (en) | Longitudinal parity generator for use with a memory | |
FR2374690B1 (en) | ||
JPS63503100A (en) | Dedicated parity detection system for wide memory structures | |
SU693853A1 (en) | Dynamic storing device | |
SU705901A1 (en) | Storing device | |
SU970480A1 (en) | Self-checking memory device | |
SU881876A1 (en) | Error detecting storage device | |
SU1088073A2 (en) | Storage with error detection | |
SU1536445A1 (en) | Device with correlation of flaws and errors | |
SU1149316A1 (en) | Storage | |
SU746741A1 (en) | Storage | |
SU1164791A1 (en) | Storage with error detection | |
SU1547035A1 (en) | Memory unit | |
SU1580442A1 (en) | On-line memory | |
SU1392595A1 (en) | Storage with error correction | |
SU1312584A1 (en) | Super-fast internal storage | |
SU842977A1 (en) | Self-checking storage device | |
SU641503A1 (en) | Storage with blocking of faulty memory elements | |
SU631994A1 (en) | Storage | |
SU1034070A1 (en) | Memory device having error detection | |
SU930388A1 (en) | Self-checking storage | |
SU999114A1 (en) | 2d type on-line storage with error detection and correction | |
SU1130897A2 (en) | Storage with error detection |