Claims (2)
Изобретение ОТН9СИТС к области ансшоговой и комбинированной вычислительной техники и может найти широ кое применение в информационно-вычис лительных и управл ющих системах, об рабатывающих широтно-импульсную информацию , а также в р де других сис . тем. Предлага|емоб устройство позвол ет вырабатывать широтно-модулированнай сигнал (ШИМ-сигнал) с относительной длительностью&ВЫ f равной где в , вд - относительные длительности входных ШИМ-сигна лов. Известны вычислительные устройства (1, содержащие последовательно соединенные через инвертор первый и второй импульсные делители напр жени и преобразователь напр жение посто нного тока - 1Ш М-сигнал, вход которого соединен с выходом вто рого импульсного делител напр жени а выход вл етс выходом устройства В состав преобразовател вход т схема сравнени напр жений посто нного тока, третий импульсный делитель напр жени и цепь подбора интервала. Первый вход схемы сравнени напр жений посто нного тока соединен с выходом второго импульсного делител напр жени , а второй - с выходном третьего импульсного делител напр жени , потенциальный: вход которого подклю ,чен к выходу источника опорного напр жени посто нного тока. Выход схе-. мы сравнени напр жений посто нного тсжа соединен через цепь;подбора интервала с импульсным входом третьего импульсного делител напр жени . Потенциальный вход первого импульсного делител напр жени подключен к выходу источника опорного напр жени посто нного тока. Импульсные входы первого и второго импульсных делителей напр жени вл ютс входами устройства. Наиболее близким техническим решением к изобретению вл етс вычислительное устройство 2, содержащее уравновешенный мост, в первое, второе , третье и четвертое плечи которого включены импульсно-управл емые резисторы. Управл ющие входь импульсйо-управл емых резисторов второго и третьего плеч уравновешенного моста вл ютс входами устройства, перва вершина уравновешенного моста подключена к источнику напр жени посто нного тока. Втора и четверта вершины уравновешенного моста через сглаживающие конденсаторы, а треть вершина непосредственно подключены к шине нулевого потенциала. Втора и четверта вершины уравновешенного моста подключены также.ко входам дифференциального усилител , выход которого через широтно-импульсный модул тор соединен с выходом устрой ства и управл ющим входом импульсно управл емого резистора четвертого плеча уравновешенного моста. Недостатком этого устройства вл етс невысока точность работы. Целью изобретени вл етс повышение точности работы устройства. Поставленна цель достигаетс те что предложенное устройство дополни тельно содержит первый и второй мас штабные резисторы, импульсно-управл емый резистор, сглаживающий конде сатор, инвертор. Дополнительные импульсно-управл емый резистор и втор масштабный резистор соединены парал лельно. Первый дополнительный, мас .штабный резистор одним выводом соединён с четвертой вершиной уравновешенного моста, а другим выводом - с одним выводом дополнительного импульсно-управл емого резистора и через дополнительный сглаживающий конденсатор - с шиной нулевого поте циала. Другой вывод допо; нительного импульсно-управл емого резистора сб ЁДйнен с третьей вершиной уравновешенного моста. Выход устройства соединён с управл ющим входом допол нительного импульсно-управл емого р зистора первого плеча уравновешенного моста.-, На чертеже дана функциональна схема устройства. Устройство состоит из уравновешейного моста, в плечи которого включены импульсно-управл емые резисторы- 1-4, дополнительногоимпульсно-управл емого резистора 5, первого 6 и второго 7 масштабных резисторов, сглаживающих конденсато ров , источника посто нного напр жени 11, дифференциального усилител 12, широтно-импульсного моду л тора 13 и инвертора 14. Можно показать, что дл функции У (2) справедливо приближение с приведенной погрешностью 0,03% вида 0,,68х-0,187 Л 2 1--(,37х, ОИ где х€ 0,1-1,0, Исходную аппроксимирующую формулу (3) представим в виде, удобном дл ее реализации с помощью мостовой схемы ( -f-nl 0,872 7 , .о хч-олй Мб f4) 9,04 -«(, 94 Если положить х--ввь1х (©вых. Относительна длительность выходного ШИМ-сигнала, а ., то с учетом линейной зависимости средних значений проводимостей импульсноуправл емых резисторов второго и третьего плеч моста нетрудно записать статическую функциональную хаг рактеристику уравновешенного моста в виде fi-e + М±0вш лвП1б, 5) и вь1х) + 1,94 где GI , ®д относительные длительности входных ШИМ-сигналов, поступающих на управл ющие входы импульсно-управл емых резисторов второго и третьего плеч моста.При этом предполагаетс , что сопротивлени резисторов 2 и 3 равны между собой.. Числитель дроби в правой части выражени (5) реализуетс с помощью резистора 1, на управл ющий вход ко-, торого поступает фазоинверсна выходной широтно-импульсна величина 1 ®бь(ц Дробь в знаменателе этого выражени реализуетс с помощью цеп-и из посто нно соединенных резистора 6 и резистора 5, зашунтированного резистором 7. Устройство работает следующим образом . На управл ющие входы резисторов 2, 3 поступают входные ШИМ-величины с относительными длительност ми & к QZ соответственно. Выходной ШИМсигнал управл ет резисторами 4, 5 непосредственно относительной длительностью в biv а резистором 1 через инвертор 14, т .е. относительной длительностью 1 - ввь..При достаточно большой euKQCTK сглаживающих кОнден- саторов 8, 9 и 10 обеспечиваетс разв зка посто нных и импульсноуправл емых резисторов между собой по переменному току, что позвол ет считать среднее значение проводимости двухполюсника ключ-резистор пропорциональным относительной длительности управл ющего ШИМ-сигнала. Тогда изменение длительностей управл ющих ШИМ-сигналов приводит к пропорциональному изменению проводимостей первого, второго и третьего плеч моста и к дробно-рациональному по eei. изменению проводимости четвертого плеча моста. Это вызывает изменение потенциалов в тожах подключени сглаживающих конденсаторов, в частн ти крнденсаторсю 8 и 9. Дифференциальный операционный усилитель посто нного тока 12 выдел ет и усиливает разность потенциалов на этих к денсаторах. Выходное напр жение уси тел с помощью Модул тора 13 преобразуетс в ШИМ-сигнап с относительной длительностью ,, который пост пает непосредственно на управл ющие входы )езисто|ров 4, 5 и через цифро инвертор 14 на управл ющий вход ре зистора 1, обеспечива автоматическ сведение баланса моста, т.е. выравн вание посто нных составл ющих потен циалов на входах усилител 12. Таки образом, в установившемс состо нии схемы имеет место уравнение баланса моста GI GS G5 G,5 , .(6) где G G ( среднее значение проводимости перGg - G в, -среднее значение проводимости второго плеча моста -среднее значение проводимости третьего плеча моста; к .(°5 бвых СтТОб значе 5 г®;;;; проводимости четвертого плеча мое та; S - S - проводимости резисторов мостовой схемы. Сравнива между собой уравнени ( 5) и (6), устанавливаем соотноше-. ни между проводимоет ми резисторов мостовой cxeNtJ устройства | -°-8 2-, , « V «7 V-° i-Q--0e Эти соотношени обеспечивают реализацию уравнени (5). или равнознач ного ему уравнени (4) при условии у е, /02 X ввыхС учетом выражений (3) и (2) получаем -в;--- ®выхчто , очевидно, эквивалентно зависимости (1) . 01 Изобретение позвол ет повысить точность вычисл1вни при возможности получени показательной функции. Формула изобретени Вычислительное устройство, содервторое , третье и четвертое плечи которого включены импульсно-управл емые резисторы, управл- ющие входы импульсно-управл емьк резисторов второго и третьего плеч уравновешенного моста вл ютс входами устройства, перва вершина уравновешенного моста подключена к источнику напр жени посто нного тока, втора и четверта аершины уравновешенного моста через сглаживающие конденсаторы, а треть вершина непосредственно подключены к шине нулевого потенциала, втора и четверта вершины уравновешенного моста подключены ко входам дифференциального усилител , выход которого через широтно-импульсный модул тор соединен с входом устройства и управл ющим входом импульсно-управл емого резистора четвертого плеча уравновешенного моста, отличающеес тем, что, с целью повьа ени точности работы, оно дополнительно содержит первый и второй масштабные резисторы, импульсно-управл емые резистор , сглаживающий конденсатор, инвертор, причем дополнительные импульсно-управл емый резистор и второй масштабный резистор соединены параллельно, первый дополнительный масштабный резистор одним выводом . соединен с четвертой вершиной уравновешенного моста, а другим выводом - с одним выводом дополнительного импульсно-управл емого резистора и через дополнительный сглаживающий кон-, денсатор с шиной нулевого потенциала, другой вывод дополнительного импульсно-управл емого резистора соединен с , третьей вершиной уравновешенного моста , выход устройства соединен с управл ющим входом дополнительного импульсно-управл емого резистора и через инвертор с управл ющим входом импульсно-управл емого резистора первого плеча уравновешенного моста. Источники информации, прин тые во внимание при экспертизе 1.Смолов В.Б,,Угрюмов Е.П. Врем -импульсные вычислительные устройства . Л., Энерги , 1968. The invention of RATNSITS is related to the field of non-combinable and combined computing equipment and can be widely used in information-computing and control systems processing pulse-width information, as well as in a number of other systems. topics The proposed device allows one to produce a width-modulated signal (PWM signal) with a relative duration & Computing devices are known (1, the first and second pulsed voltage dividers and a DC converter are connected in series through an inverter - 1W M-signal, the input of which is connected to the output of the second pulse voltage divider and the output is the device output. the converter includes a DC voltage comparison circuit, a third pulsed voltage divider, and an interval selection circuit. The first input of the DC voltage comparison circuit is connected to the output of the second pulse voltage divider, and the second - with the output of the third pulse voltage divider, potential: the input of which is connected to the output of the DC voltage source. The output of the comparison circuit of the DC voltage is connected through a chain; with the pulse input of the third pulse voltage divider. The potential input of the first pulse voltage divider is connected to the output of a DC voltage source. The pulse inputs of the first and second pulse voltage dividers are device inputs. The closest technical solution to the invention is a computing device 2, containing a balanced bridge, in the first, second, third and fourth arms of which are included pulse-controlled resistors. The control inputs of the pulse-controlled resistors of the second and third arms of the balanced bridge are the inputs of the device, the first vertex of the balanced bridge is connected to a DC voltage source. The second and fourth vertices of the balanced bridge are via smoothing capacitors, and the third vertex is directly connected to the zero potential bus. The second and fourth vertices of the balanced bridge are also connected to the inputs of the differential amplifier, the output of which is connected via a pulse-width modulator to the output of the device and the control input of a pulse-controlled resistor of the fourth shoulder of the balanced bridge. A disadvantage of this device is its low accuracy. The aim of the invention is to improve the accuracy of the device. This goal is achieved by the fact that the proposed device additionally contains the first and second scale resistors, a pulse controlled resistor, a smoothing capacitor, and an inverter. An additional pulse-controlled resistor and a second large-scale resistor are connected in parallel. The first additional, large-scale resistor is connected to the fourth vertex of the balanced bridge by one output, and to the other output - to one output of the additional pulse-controlled resistor and through an additional smoothing capacitor - to the zero-loss bus. Another conclusion is additional; of a pulsed resistor with a third vertex of a balanced bridge. The output of the device is connected to the control input of the additional pulse-controlled resistor of the first shoulder of the balanced bridge. The functional diagram of the device is given in the drawing. The device consists of a balanced bridge, the shoulders of which include pulsed-controlled resistors - 1-4, additional pulse-controlled resistors 5, first 6 and second 7 large-scale resistors, smoothing capacitors, DC voltage source 11, pulse-width modulator 13 and inverter 14. It can be shown that for function Y (2) an approximation is valid with a reduced error of 0.03% of the form 0,, 68x-0.187 L 2 1 - (, 37x, OI where x € 0.1-1.0, the initial approximating formula (3) is represented in the form convenient for its implementation using a bridge circuit (-f-nl 0,872 7,. o hch-oly MB f4) 9.04 - «(, 94 If we put x - w1x (© out. Relative duration of the output PWM signal, a. then, taking into account the linear dependence of the average values of the conductivities of the pulse-controlled resistors of the second and third shoulders of the bridge, it is not difficult to write down the static functional characteristic of the balanced bridge in the form of fi-e + M ± 0 in lvP1b, 5) and v1x) + 1.94 where GI, ®d the relative duration of the input PWM signals to the control inputs of the pulse-controlled resistors W the third and third shoulders of the bridge. It is assumed that the resistances of resistors 2 and 3 are equal to each other. The fraction numerator in the right part of expression (5) is implemented with the help of resistor 1, to the control input of which the phase-reverse output pulse-width The value of 1 ®b (c. The fraction in the denominator of this expression is realized with the help of chains of resistor 6 and resistor 5, which is shunted by resistor 7, connected continuously. The control inputs of resistors 2, 3 receive input PWM values with relative durations & to QZ, respectively. The output PWM-signal controls the resistors 4, 5 directly relative duration in biv and resistor 1 through the inverter 14, i.e. with a relative duration of 1 - vv .. With a sufficiently large euKQCTK of smoothing capacitors 8, 9 and 10, the constant and pulse-controlled resistors are separated by alternating current, which makes it possible to consider the average conductivity value of the two-terminal key-resistor proportional to the relative duration of control PWM signal. Then the change in the duration of the control PWM signals leads to a proportional change in the conductances of the first, second, and third arms of the bridge and to a fractionally rational for eei. change in the conductivity of the fourth arm of the bridge. This causes a change in the potentials in the identities of the connection of the smoothing capacitors, in particular in capacitors 8 and 9. Differential direct current amplifier 12 separates and amplifies the potential difference on these capacitors. The output voltage of the amplifiers with the help of the Modulator 13 is converted into a PWM signal with a relative duration, which is sent directly to the control inputs of 4 and 5 resistors and through the digital inverter 14 to the control input of the resistor 1, providing an automatic reducing the balance of the bridge, i.e. equalizing the constant component potentials at the inputs of the amplifier 12. Thus, in the steady state of the circuit, the balance equation of the bridge GI GS G5 G, 5,. (6) where GG (average value the value of the conductivity of the second arm of the bridge is the average value of the conductivity of the third arm of the bridge; K. (° 5 bwy Sttob value 5 g® ;;;; the conductivity of the fourth arm is mine; S - S is the conductivity of the resistors of the bridge circuit. Comparing equations (5) and (6), we establish the ratio between the conductivities of the bridge resistors oh cxeNtJ devices | - ° -8 2-, "V" 7 V- ° iQ - 0e These relations ensure the implementation of equation (5). or equivalent equation (4) under the condition y e, / 02 X input Taking into account expressions (3) and (2) we get -v; --- ®expression, which is obviously equivalent to dependence (1) .01 The invention allows to increase the accuracy of computation, if it is possible to obtain an exponential function. Formula of the second, third and fourth shoulders which include pulse-controlled resistors, the control inputs of the pulse-controlled resistors The balanced and third arms of the balanced bridge are device inputs, the first vertex of the balanced bridge is connected to a DC voltage source, the second and fourth arshin of the balanced bridge are through smoothing capacitors, and a third vertex is directly connected to the zero potential bus, second and fourth vertices of a balanced bridge connected to the inputs of the differential amplifier, the output of which is connected via a pulse-width modulator to the input of the device and the control input of the pulse-controlled the fourth resistor of the balanced bridge, characterized in that, in order to improve operation accuracy, it further comprises the first and second large-scale resistors, a pulse-controlled resistor, a smoothing capacitor, an inverter, and an additional pulse-controlled resistor and the second large-scale resistor are connected in parallel, the first additional scale resistor by one pin. connected to the fourth vertex of the balanced bridge, and the other output - to one output of an additional pulse-controlled resistor and through an additional smoothing con-, sensor with a zero-potential bus; device is connected to the control input of an additional pulse-controlled resistor and through an inverter with a control input of the pulse-controlled resistor of the first balanced arm stop Sources of information taken into account during the examination 1. V. Smolov, E. Ugryumov. Time-pulse computing devices. L., Energie, 1968.
2.Авторское свидетельство 260290, кл. G 06 G 7/16, 1968. прототип).2. The author's certificate 260290, cl. G 06 G 7/16, 1968. prototype).