SU690488A1

SU690488A1 - Device for determining jumps and extremums

Info

Publication number: SU690488A1
Application number: SU762412989A
Authority: SU
Inventors: Иван Александрович Малицкий; Виктор Андреевич Озеров; Лев Абрамович Шойхет; Валентин Петрович Яворский
Original assignee: Киевский Институт Автоматики Им. Хху Съезда Кпсс
Priority date: 1976-10-19
Filing date: 1976-10-19
Publication date: 1979-10-05

Description

(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПЕРЕХОДОВ И ЭКСТРЕМУМОВ(54) DEVICE FOR DETERMINING TRANSITIONS AND EXTREMUMS

Изобретение относитс к области измерительной техники.The invention relates to the field of measurement technology.

Известны устройства дл определени экстремумов, используемые в радиотехнических устройствах и приборах дл статистического учета и анализа, содержащие регистры , элементы И, ИЛИ 1.Extremum detection devices are known, used in radio devices and devices for statistical accounting and analysis, containing registers, AND, OR 1 elements.

Недостатком .известных устройств вл етс низка надежность.A disadvantage of known devices is low reliability.

Наиболее близким по технической сущности кданному, вл етс устройство дл определени переходов и экстремумов, содержащее первый п-разр дный запоминающий регистр, первую группу из п элементов И и первый элемент ИЛИ, причем единичные выходы первого п-разр дного запоминающего регистра соединены с первыми входами соответствующих элементов И первой группы , вторые входы которых подключены к первому входу устройства 2..The closest in technical essence to the data is a device for determining transitions and extrema, containing the first n-bit storage register, the first group of n elements AND, and the first element OR, with the single outputs of the first n-bit storage register connected to the first inputs corresponding elements AND of the first group, the second inputs of which are connected to the first input of the device 2 ..

В случае изменени входной величины так. что ее значени попадают не в соседний разр д (поддиапазон), а через один или несколько разр дов, функционирование указанного выще устройства нарущаетс (происход т сбои). Данное устройство не позвол ет определ ть переходы значений входной величины между разр дами ее значений. Целью насто щего изобретени вл етс повыщенйе надежности устройства.In the case of a change in the input value so. that its values do not fall into the next bit (subband), but after one or several bits, the operation of said device is disrupted (malfunctions occur). This device does not allow to determine the transitions of the values of the input quantity between the bits of its values. The purpose of the present invention is to increase the reliability of the device.

Поставленна цель достигаетс тем, чтоThe goal is achieved by the fact that

в устройство введены п-разр дный запоминающий регистр, втора группа из п(п- 1)An n-bit storage register is entered into the device, the second group of n (n - 1)

элементов И, второй элемент ИЛИ и триггер,elements And, the second element OR and the trigger,

причем выходы элементов И первой группыmoreover, the outputs of the elements And the first group

соединены с единичными входами Соответствующих разр дов второго п-разр дного запоминающего регистра, нулевые входы которых подключены ко второму входу устройЛва , единичные выходы второго ,п-разр дных запоминающих регистров соединены с первыми входами элементов И второйconnected to the single inputs of the corresponding bits of the second n-bit storage register, the zero inputs of which are connected to the second input of the device, the single outputs of the second, n-bit storage registers connected to the first inputs of the elements of the second

группы, вторые входы которых подключены к единичным выходам соответствующих разр дов первого п-разр дного заПЬминающего регистра, выходы элементоЬ И второй группы соединены с соответствующими входамиgroups, the second inputs of which are connected to the unit outputs of the corresponding bits of the first n-bit register register, the outputs of the elements of the second group are connected to the corresponding inputs

первого и второго элементов ИЛИ, выход второго элемента ИЛИ подключен к единнчHoiky входу триггера, выход первого элемента ИЛИ соединен с нулевым входом триггера .the first and second elements OR, the output of the second element OR is connected to the single trigger input, the output of the first element OR is connected to the zero input of the trigger.

На чертеже представлена блок-схема устройства дл определени переходов и экстремумов.The drawing shows a block diagram of a device for determining transitions and extremes.

Устройство дл определени переходов и экстремумов содержит первый п-разр дный запоминающий регистр 1, единичные ВЫХОДЫ которого через первую группу из п элементов И 2 соединены со вторым п-разр дным запоминающим регистром 3. Перва группа из п элементов И 2 служит дл параллельного переноса информации из первого п-разр дного запоминающего регистра во второй п-разр дный запоминающий регистр 3, дл чего другие входы первой группы из п элементов И 2 соединены с первым входом устройства Y 1, по которому приходит команда «перезапись. Нулевые входы первого и второго п-разр дных запоминающих регистров I и 3 подключены соответственно к третьему Y 3 и второму У 2 входам устройства. Единичные выходы первого и второго п-разр дпых запоминающих регистров 1 и 3 соединены со второй группой из п(п - 1) элементов И 4, определ ющими вид перехода, так, что п-й разр д второго п-разр дного запоминающего, регистра 3 соединен с первьши входами (п-1) элементов И второй группы 4, ко вторым входам которых подключены все разр ды первого п-разр дного запоминающего регистра 1, кроме п-го.The device for determining transitions and extrema contains the first n-bit storage register 1, whose single OUTPUTS through the first group of n elements AND 2 are connected to the second n-bit memory register 3. The first group of n elements I 2 serves for parallel information transfer from the first p-bit storage register to the second p-bit storage register 3, for which the other inputs of the first group of n And 2 elements are connected to the first input of the device Y 1, through which the command “overwrite” comes. The zero inputs of the first and second n-bit storage registers I and 3 are connected respectively to the third Y 3 and second Y 2 inputs of the device. The unit outputs of the first and second n-bit dpih storage registers 1 and 3 are connected to the second group of n (n - 1) And 4 elements defining the type of transition, so that the n-th bit of the second n-bit memory, register 3 is connected to the first inputs (p-1) of elements AND of the second group 4, to the second inputs of which all bits of the first n-bit storage register 1 are connected, except for the n-th.

Выходы элементов И второй группь 4 служат Дл регистрации переходов и соединены со входами первого элемента ИЛИ 5, когда разность номеров разр дов первого и второго п-разр дных запоминаюш,их регистров 1 и 3, подключенных к элементу И второй группы 4, положительна, в противном случае выходы элементов И второй группы 4 соединены со вход а мивторого элемента ИЛИ 6. Выходы первого и второго элементов ИЛИ 5 и 6 подключены соответственно к НулёвЬму и единичному входам триггера 7, с нулевого выхода которого, снимаетс сигнал дл регистрации экстремумов входной -величины..The outputs of the elements AND the second group 4 are used for registering transitions and are connected to the inputs of the first element OR 5, when the difference in the numbers of bits of the first and second n-bit memory is remembered, their registers 1 and 3 connected to the AND element of the second group 4 are positive, Otherwise, the outputs of the elements AND of the second group 4 are connected to the input of the second element OR 6. The outputs of the first and second elements OR 5 and 6 are connected respectively to the Zero and single inputs of the trigger 7, from the zero output of which the signal for recording the extremum is removed s input -value ..

Диапазон изменени контролируемой величины разбиваетс на п разр дов. Сигнал отвечающий определенному разр ду входной величины {XI, Х2, ХЗ, ... Хп) подаетс на соответствующий единичный вход первого п-разр дного запоминающего регистра,. При этом, на первом п-разр дном запоминающем регистре 1 срабатывает триггер, соответствующий этому разр ду, одновременно по второму входу Y 2 устройства приходит импульс сброса второго п-разр дного запоминающего регистра 3, затем по верхнему входу устройства Y 1 поступает и.мпульс «разрешение перезаписи. По этой команде открываетс соответствующий элемент И первой группы 2 и происходит параллельный перенос информации с первого празр дного запоминающего регистра I воThe range of variation of the monitored quantity is divided into n bits. The signal corresponding to a certain bit of the input value {XI, X2, X3, ... Xn) is fed to the corresponding single input of the first n-bit storage register. At the same time, the trigger corresponding to this bit is triggered on the first p-bit memory register 1, and a second pulse of the second n-bit memory register 3 arrives at the second input Y 2 of the device, and then an impulse arrives at the upper input of the device Y 1 “Rewrite permission. This command opens the corresponding AND element of the first group 2 and the information is transferred in parallel from the first memory register I to the first

второй 3. После этого по третьему входу Y 3 приходит импульс сброса первого п-разр дного запоминающего регистра .second 3. After this, the third input Y 3 receives a pulse of resetting the first n-bit storage register.

Если при изменении входной величины значение ее окажетс в любом другом диапазоне , то на соответствующий единичный вход первого п-разр дного запоминающего регистра поступает сигнал, который запоминаетс этим регистром. Таким образом; на первом п-разр дном запоминающем регистре 1 будет Хранитьс информаци о разр де, в котором находилась входна величина во врем последнего измерени , 9 во втором п-разр дном запоминающем регистре 3 - информаци о предыдущем измерении. Состо ни обоих п-разр дных запоминающих регистров сравниваютс на элементах И второй .группы 4. состо щей из п(п -1) элементов, каждый из которьтх соответствует определенному переходу. Выходы второй группы из п (п - 1) элементов И 4 используютс дл регистрации переходов и св зи с первым и вторым элементами ИЛИ соответственно 5 и 6, причем сигналы с выходов элементов И второй группы 4, фиксирующие переходы контролируемой величины с меньщего разр да в больший , поступают на первый элемент ИЛИ 5, а с больщего в меньщий - на второй е-мент ИЛИ 6. Сигнал с первого элемента ИЛИ 5 поступает на нулевой вход триггера а с выхода второго элемента ИЛИ 6 -If, when the input value changes, its value will be in any other range, a signal is received at the corresponding single input of the first n-bit storage register, which is stored by this register. In this way; the first p-bit storage register 1 will store information about the bit in which the input value was located during the last measurement, 9 in the second n-bit storage register 3 - information about the previous measurement. The states of both n-bit storage registers are compared on elements AND of the second group 4. consisting of n (n -1) elements, each of which corresponds to a certain transition. The outputs of the second group of p (n - 1) And 4 elements are used to register transitions and communications with the first and second OR elements 5 and 6, respectively, and the signals from the outputs of the AND elements of the second group 4 fixing transitions of a controlled value from a smaller bit in the larger one goes to the first element OR 5, and from the largest to the lesser - to the second e-ment of OR 6. The signal from the first element OR 5 goes to the zero input of the trigger and from the output of the second element OR 6 -

на единичный вход. Таким образом, при увеличении значени входной величины сигналы будут поступать только на нулевой вход триггера 7 и он будет находитьс в одном устойчивом состо нии, а при уменьшеНИИ значени входной величины сигналы будут поступать на единичный вход триггера 7 и он опрокидываетс в другое устойчивое состо ние. Момент опрокидывани триггера будет соответствовать экстремальному значению входной величины.on a single entrance. Thus, as the input value increases, the signals will only flow to the zero input of the trigger 7 and it will be in one steady state, and if the value of the input value decreases, the signals will go to the single input trigger 7 and it will overturn to another stable state. The moment of the flip-flop of the trigger will correspond to the extreme value of the input quantity.

Использование второго п-разр дногоUse second n-bit one

запоминающего регистра, второй группы из п(п - 1) элементов И, второго элемента ИЛИ и триггера позвол ет повысить надежность устройства, что выгодно отличает предлагаемое устройство от указанного прототипа .memory register, the second group of p (n - 1) elements AND, the second element OR, and the trigger improves the reliability of the device, which distinguishes the proposed device from the specified prototype.

Claims

Invention Formula

A device for determining transitions AND extremes, containing the first n-bit storage register, the first group of n elements AND, and the first element OR, the single outputs of the first n-bit memory register being connected to the first inputs of the corresponding elements AND of the first group, the second inputs which are connected to the first input of the device, characterized in that, in order to increase reliability, the second n-bit storage register is entered into it, the second group of n (n -I) AND elements, the second OR element and the trigger, and you Elements of the AND group of the first group are connected to the single inputs of the corresponding bits of the second n-bit storage register, the zero inputs of which are connected to the BTOpoiviy device input, the single outputs of the second n-bit storage register connected to the first inputs of the elements of the second group, the second inputs of which connected to the unit outputs of the corresponding bits of the first

p-bit storage register, the outputs of the elements of the second group are connected to the corresponding inputs of the first and second elements OR, the output of the second element OR is connected to the single trigger input, the output of the first OR element is connected to the zero input of the trigger. Information sources,

taken into account during the examination I. USSR Copyright Certificate No. 416698, cl. G 06 F 15/36, 1973.

2. USSR author's certificate number 438005, cl. G 05 B 13/02, 1973.