SU687613A1

SU687613A1 - Цифровое устройство тактовой синхронизации

Info

Publication number: SU687613A1
Application number: SU782569878A
Authority: SU
Inventors: Альберт Александрович Стомахин; Юрий Александрович Максимов; Владимир Михайлович Селезнев
Original assignee: Московское Ордена Ленина И Ордена Трудового Красного Знамени Высшее Техническое Училище Им. Н.Э.Баумана
Priority date: 1978-01-12
Filing date: 1978-01-12
Publication date: 1979-09-25

Description

t

Изобретение относитс к радиосв зи и может использоватьс в устройствах синхронизации дискретных сигналов.

Известно цифровое устройство тактовой синхронизации, содержащее последовательно соединенные опорный генератор, блок управлени , делитель частоты, фазовый дискриминатор, реверсивный счетчик, ключевой блок, выход которого подключен к второму входу блока управлени , а также последовательно соединенные формирователь импульсов и дополнительный делитель частоты, выход которого подключен к второму входу ключевого блока, при этом выход формировател импульсов под- ключен к объединенным по второму входу фазовому дискриминатору и реверсивному счетчику tl3«

Однако это устройство имеет невысокие помехозащищенность, быстродействие и точность синхронизации.

Цель изобретени - повышение помеховашишенностн , быстродействи и точности синхронизации.

Claims

Дл этого Б цифровое устройство тактовой синхронизации, содержащее последовательно соединенные опорный генератор, блок управлени , делитель частоты, фазовый дискриминатор, реверсивный счетчик, ключевой блок, выход которого подключен к второму входу блока управлени , а также последовательно соединенные формирователь импульсов и дополнительный делитель частоты, выход которого подключен к второму входу ключевого блока, при этом формировател импульсов подключен к объединенным по второму входу фазовому дискриминатору и реверсивному счетчику, введены последовательно соединенные регистр пам ти и пороговый блок сравнени , выход которого подключен к дополнительным входам ключевого блока и дополнительного делител частоты, при этом дополнительный выход реверсивного счетчика подключен к второму входу порогового блока сравнени и входу регистра пам ти, а фазовый дискриминатор имеет пилообразную характеристику. На чертеже изображена структурна электрическа схема предлагаемого устройства . Оно содержит опорный генератор 1, блок 2 управлени , делитель 3 частоты, фазовый дискриминатор 4, реверсивный счетчик 5, регистр 6 пам ти, пороговый блок 7 сравнени ,дополнительный делитель 8 частоты, ключевой блок 9 и формирователь 10 импульсов. Устройство работает следующ м образом . Пороговый блок 7 сравнени производит одновременно с измерением вычитани предыдущего результата иа последующего и разность сравниваетс с пороговой величиной . Алгоритм сравнени можно записать в виде: , где X-i-i - предыдущий результат измерени , )( - последующий результат измерени , Д - порогова величина. В конце измерени импульс 11 поступает на пороговый блок 7 сравнени . Если А окажетс больше порогового значени , то импульс 11 закрывает ключевой блок 9 и устанавливает в начальное поло жение догюлнительный делитель 8 частоты . Тогда сигналы с выхода формировате л 10 импульсов поступают непосредственно на вход дополнительного делител 8 частоты, который в случае заполнени N импульсами открывает ключевой блок 9. Емкость дополнительного делител 8 выбираетс с учетом увеличени веро тнести событи Д определ емого из вьтражени : p(N)(fl) i-Ci-pf4fl) , (2) где Р (flV выро тность событи f. при одном измерении. Повышение помехозащищенности дости гаетс отключением устройства синхрони ации при первом же выходе фазы сигна ла Из о15ласти допустимых значений, т.е. ольшие случайные отклонени фазы сигнала не используютс дл подстройки. Анализ причины выхода фазы сигнала из области допустимых значений производитс уже после отключени схемы синхронизации , т.е. врем анализа не вли ет на быстродействие слеыы защиты. Формула изобретени 1. Цифровое устройство тактовой синхронизации , содержащее последовательно соединенные опорный генератор, блок управлени , делитель частоты, фазовый дискриминатор , реверсивный счетчик, ключевой блок, выход которого подключен к второму входу блока управлени , а также последовательно соединенные формирователь импульсов и дополнительный делитель частоты , выход которого подключен к второму входу ключевого блока, при этом выход формировател импульсов подключен к объединенным по второму входу фазовому дискриминатору и реверсивному счетчику , отличающеес тем, что, с целью повышени помехозащищенности быстродействи и точности синхронизации, введены последовательно соединенньте регистр пам ти и пороговый блок сравнени , выход которого подключен к дополнительным входам ключевого блока и дополнительного делител частоты, при этом дополнительный выход реверсивного счетчика подключен к второму входу порогового блока сравнени и входу регистра пам ти.
2. Устройство по п. 1, отличают е е с тем, что фазовый дискриминатор имеет пилообразную характеристику. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 362502, МКИН 04 L 7/О6, 1971,. (прототип).