SU686039A1 - Integrator - Google Patents
IntegratorInfo
- Publication number
- SU686039A1 SU686039A1 SU782604501A SU2604501A SU686039A1 SU 686039 A1 SU686039 A1 SU 686039A1 SU 782604501 A SU782604501 A SU 782604501A SU 2604501 A SU2604501 A SU 2604501A SU 686039 A1 SU686039 A1 SU 686039A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- interpolator
- integrator
- output
- interpolation
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
С54) ИНТЕРПОЛЯТОРC54) INTERPOLATOR
Изобретение относитс к аналоговой и гибридной вычислительной технике . Известно устройство дл интерполировани функций 1 по заданньш табличным значени м. Такое устройст во содержит цифроаналоговые блоки, цифроаналоговые преобразователи, бл вычислени полиномов и блок задержк Не остаткс у1 такого интерпол тора вл ютс ограниченные функциональные возможности, так как в нем нет возможности прерывать процесс интерпол ции и корректировать вид функции. Наиболее близким техническим решением к данному изобретению вл етс интерпол тор 2, который содержит сумматор, ключ, аналоговое запоминающее устройство и интегратор, соединенные последовательно, С выхода интегратора на второй вход сумматора заведена цепь обратной св зи позвол юща корректировать значени функции в узлах интерполирювани . Однако вне узлов интерполировани функци воспроизводитс недостаточно точно, так как она имеет кусочнолинейный вид. Кроме того это устройство не содержит элементов, обеспечивающих прерывание, которое необходимо дл периодической коррекции входных данньк и запоминани функции в заданной точке. Целью изобретени вл етс повышение точности. Поставленна цель достигаетс тем, что интер юл тор, содержащий интегратор , вход которого через первый управл шллй KJD04. соединен с первым входс л интерпол тора, дополнительно содержит выходной интегратор, второй управл емый ключ и блок сравнени , первый вход которого вл етс вторьи входом интерпол тора, второй вход соединен с выходе выходного интегратора и выходе интерпол тора, а выход блока сравнени соединен с управл ющими входами управл емых ключей , выход интегратора через второй управл емый ключ соединен со входом выходного интегратора. Схема предлагаемого интерпол тора приведена на чертеже. Интерпол тор содержит управл емые ключи 1 и 2, интегратор 3, выходной интегратор 4, блок сравнени 5. Первый вход интерпол тора обозначен цифрой 6, второй - цифрой 7.This invention relates to analog and hybrid computing. A device for interpolating functions 1 by predetermined table values is known. Such a device contains digital-analog blocks, digital-analog converters, polynomial computations, and a block of residual v1 of such an interpolator are limited functionality, since it is not possible to interrupt the interpolation process and adjust the look of the function. The closest technical solution to this invention is an interpolator 2, which contains an adder, a key, an analog storage device and an integrator connected in series. From the integrator output, a feedback circuit is connected to the second input of the adder, allowing the function values to be corrected at the interpolation nodes. However, outside the interpolation nodes, the function is not reproduced accurately enough, since it has a piece-linear view. In addition, this device does not contain elements that provide an interrupt, which is necessary for periodically correcting the input data and storing the function at a given point. The aim of the invention is to improve the accuracy. The goal is achieved by the fact that the interlator containing the integrator, the input of which is through the first control unit KJD04. connected to the first input of the interpolator; it additionally contains an output integrator, a second controlled key and a comparison unit, the first input of which is the second input of the interpolator, the second input connected to the output of the output integrator and the output of the interpolator, and control inputs, the integrator output is connected via the second control key to the input of the output integrator. The scheme of the proposed interpolator is shown in the drawing. The interpolator contains the controllable keys 1 and 2, the integrator 3, the output integrator 4, the comparison block 5. The first input of the interpolator is denoted by 6, the second - by 7.
В интерпол торе выполн етс кусочно-параболическа интерпол ци с гладким сопр жением соседних парабол в интерпол ционных узлах. На первый вход 6 интерпол тора поступает напр жение и5, , пропорциональное второй производной интерпол ционной функции f г U6x где к - масштабный коэффициент,а на, второй вход 7 интерпол тора напр жение и., равное значению интерполируемой функции в интерпол ционнЬм узле. Ключи 1 и 2 замкнуты. Входной сигнал и«,дважды интегрируетс на интеграторах 3 и ,4, При этом на выходе интерпол тора и первом входе блока сравнени . 5 вырабатываетс выходное напр жение Ua, пропорциональное интерпол ционной функции vfIn the interpolator, piecewise parabolic interpolation is performed with a smooth conjugation of adjacent parabolas in the interpolation nodes. The first input 6 of the interpolator receives a voltage u5, proportional to the second derivative of the interpolation function f g U6x where k is the scale factor, and the second input 7 of the interpolator voltage u is equal to the value of the interpolated function in the interpolation node. Keys 1 and 2 are closed. The input signal, and, is twice integrated at integrators 3 and, 4, wherein the output of the interpolator and the first input of the comparison unit. 5 an output voltage Ua is generated, proportional to the interpolation function vf
1/выу l(,1 / you l (,
где масштабный коэффициент.where is the scale factor.
Далее, когда выходное напр жение и&и)г достигает значени и. , которое подано на второй вход блока сравнени 5р последний срабатывает. При этсш ключи 1 и 2 размыкаютс и интеграторы 3 и 4 работают как запслшнаюадие устройства. Далее устройство отрабатывает след(ующий шаг интерпол цииFurther, when the output voltage and & i) g reaches the value u. which is applied to the second input of the compare block 5p last triggered. With this, the keys 1 and 2 are disconnected and the integrators 3 and 4 work as a backup device. Next, the device performs a trace (our step interpolation
такое схемное решение обеспечивает высокую точность интерпелл ции заданной функции на всем диапазоне ее существозани и позвол ет использовать схему в аналоговых и гибридных вьлчислительных устройствах как дл ввода информации, так и дл ее отображени .Such a circuit solution provides a high accuracy of the interpellation of a given function over the entire range of its existence and allows the circuit to be used in analog and hybrid computing devices both for entering information and for displaying it.
Фо:рмула изображени Fo: rmula image
Интерпол тор, содержащий интегратор , вход которого через первый управл емый ключ соединен с первым вхо дом интерпол тора, 6 т л .и ч а ющ и и с тем, что, с целью повьндени точности, он содержит выходной интегратор , второй управл емый ключ и блок сравнени , первый вход которого вл етс вторым входом интерпол тора, второй вход соединен с выход 1 выходного интегратора и выхЪдс интерпол тора , а выход блока сравнен соединен с управл ющими входами управл емых ключей, выход интегратора через второй,управл емый ключ соединен со входомвыходного интегратора.An interpolator containing an integrator, whose input is connected to the first input of the interpolator via the first control key, and 6 tons of it, so that, in order to improve the accuracy, it contains the output integrator, the second control key and the comparison unit, the first input of which is the second input of the interpolator, the second input is connected to the output 1 of the output integrator and the output of the interpolator, and the output of the block is compared to the control inputs of the controlled keys, the output of the integrator through the second, controlled key is connected to logout integrator-stand.
Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination
1.Авторское свидетельство СССР №432546, кл. G 06J3/00, 1973.1. USSR author's certificate No. 432546, cl. G 06J3 / 00, 1973.
2.Авторское свидетельство СССР №364943, кл. G 06 G 7/30, 1973 (прототип).2. USSR author's certificate №364943, cl. G 06 G 7/30, 1973 (prototype).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782604501A SU686039A1 (en) | 1978-04-17 | 1978-04-17 | Integrator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782604501A SU686039A1 (en) | 1978-04-17 | 1978-04-17 | Integrator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU686039A1 true SU686039A1 (en) | 1979-09-15 |
Family
ID=20759695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782604501A SU686039A1 (en) | 1978-04-17 | 1978-04-17 | Integrator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU686039A1 (en) |
-
1978
- 1978-04-17 SU SU782604501A patent/SU686039A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU686039A1 (en) | Integrator | |
JP2929567B2 (en) | Digital modulation method | |
SU698012A1 (en) | Linear interpolator | |
SU765821A1 (en) | Interpolator | |
SU636629A1 (en) | Integrator | |
SU556459A1 (en) | Functional converter | |
SU608178A1 (en) | Function converter | |
SU691862A1 (en) | Apparatus for computing logarithmic functions | |
SU408339A1 (en) | FUNCTIONAL TRANSFORMER | |
SU580564A1 (en) | Digital-analogue piecewise linear approximator | |
SU572709A1 (en) | Sweep generator for ac digital instruments | |
SU756398A1 (en) | Digital generator of functions | |
SU970474A1 (en) | Analog memory device | |
SU842972A1 (en) | Analogue storage device | |
SU1522405A1 (en) | Device for follow-up a-d conversion | |
SU758180A1 (en) | Multiplier | |
RU2018899C1 (en) | Digital tracking system | |
SU907518A2 (en) | Calibrated voltage source | |
SU858013A1 (en) | Non-linear function generator | |
JPS5458118A (en) | Automobile controller | |
SU726642A1 (en) | Device for control of dc motor | |
SU611218A1 (en) | Discrete-analogue integrator | |
SU767782A1 (en) | Functional piecewise-non-linear approximation converter | |
SU637827A1 (en) | Arrangement for reproducing functions of two variables | |
SU935970A1 (en) | Apparatus for calculation of inverse functions |