SU611218A1

SU611218A1 - Discrete-analogue integrator

Info

Publication number: SU611218A1
Application number: SU762432395A
Authority: SU
Inventors: Жанетта Яковлевна Заклецкая
Original assignee: Особое Конструкторское Бюро Биологической И Медицинской Кибернетики
Priority date: 1976-12-22
Filing date: 1976-12-22
Publication date: 1978-06-15

Description

1one

Изобретение относитс к области аналотовой вычислительной тезшики и может быть использовано дд интегрировани сигналов в широком временном диапазоне.The invention relates to the field of analog computing computational mesics and dd signal integration over a wide time range can be used.

Известны дискретно-аналоговые интеграторы, в которых интегртрование знакопеременной функции производитс алге аическим суммированием двух видов: дискретного и аналогового. Основными функционалы лмн элементами таких интеграторов вл ютс преобразователи напр жени в частоту на базе аналоговых интеграторов, пересчетные устройства (счегщки) к сумматоры Ц.Discrete-analog integrators are known, in which the integration of the alternating function is performed by algebraic summation of two types: discrete and analog. The main functionals of the LMN elements of such integrators are voltage-to-frequency converters based on analog integrators, scalers (crossbars) to adders C.

Такие дискретно-аналоговые интеграторы имеют большую погрешность при интегрировании апериодического сигнала с нулевой изолинией; Это обусловлено тем, что при на иши m входе напр жени , равного нулевому, аналоговые интеграторы продолжают процесс интегрировани за счет напр жени и тока смещени , присушим усилител м, на которых стро тс аналоговью интеграторы.Such discrete-analog integrators have a large error when integrating an aperiodic signal with zero isoline; This is due to the fact that when on the m input voltage equal to zero, the analog integrators continue the integration process due to the voltage and bias current, drying the amplifiers on which the analog integrator is built.

Известны также интеграторы с компенсацией црейфа 2.При отклонении выходного уровн интегрирующего усилител от эталонного напр жени , вьфабатываетс компенсирующее напр жение, которое восстанавливает выходной уровень доAlso known are integrators with a compensation of 2 drift. When the output level of the integrating amplifier deviates from the reference voltage, a compensating voltage is produced that restores the output level to

уровн эталонного напр жени . Использование подобных решений нерационально в схемах дискрет но-аналоговых интеграторов, так как схема выработки компенсирующего напр жени довольно спож ,на. Кроме того, процесс отработки приводит к периодическому колебанию выходного н)шр жени .reference voltage level. The use of such solutions is not rational in discrete-analog integrator circuits, since the compensating voltage generation circuit is quite capable. In addition, the process of working out leads to a periodic oscillation of the output n) pattern.

Наиболее близким к предлагаемому вл етс устройство, содержащее интегрирующий усилитель с разр дными ключами в цепи обратной св зи, .Q выход которого через пертую пару раздепнтельных диодов подключен ооответствешю ко входам порогового блока и инвертора, выходом соединенного через вторую пару разделительных диодов со входэмк порогового блока и &1ока управлени , вы , ход порогового блока св зан со входом счетаого триггера и счетным входом реверсивного счетчика, управл ющие входы которого подключены к блоку управлени , выход реверсивного счегмка через цифро-аналоговый прео эователь подключенClosest to the present invention is a device containing an integrating amplifier with bit switches in a feedback circuit, the .Q output of which through the first pair of separate diodes is connected to the inputs of the threshold unit and the inverter, the output connected via the second pair of separation diodes to the input threshold unit and & control, you, the stroke of the threshold unit is connected to the input of the counting trigger and the counting input of the reversible counter, the control inputs of which are connected to the control unit, the output reverse Nogo schegmka through digital-to-analog preo connected eovatel

JJ к первому входу сумматора, второй вход которого св зан с выходом интегрирующего усилител , выходы счетного триггера соединены с первыми входами элементов ИЛИ, выходы которых св заны с управл ющими входами разр дных ключей в цепиJJ to the first input of the adder, the second input of which is connected with the output of the integrating amplifier, the outputs of the counting trigger are connected to the first inputs of the OR elements, the outputs of which are connected to the control inputs of the bit switches in the circuit

обратной св зи интегрир тощего уошнтел 3.feedback integrator lean skinny 3.

Однако такое устройство имеет большие по грешности при интегрировании апериодического сигнала с нулевой изолинией. Действительно, при наличии на входе даскретно-аналогового интегратора нулевого напр жени медленное трастанне выходкого напр жени интегрирующего усилител будет происходать за счет его напр жени и тока смещени и, при ср(абатывании порогового блокл, ошибка будет накапливатьс на реверсивном счетчике , а, следовательно, и на выходе дискретно-аналотового интегратора.However, such a device has large errors when integrating an aperiodic signal with zero isoline. Indeed, if there is a zero voltage at the input of the analog-to-analog integrator, the slow output of the integrating amplifier voltage will be due to its voltage and bias current and, when cf (abutting the threshold unit, the error will accumulate on the reversible counter, and, therefore, and at the output of the discrete-analog integrator.

Цель изобретени - повышение точности интегрировани .The purpose of the invention is to improve the accuracy of integration.

Дл этого в устройство введен блок сравнени , вход которого подключен к источнику входного сигнала, а выход - ко вторым входам элементов ИЛИ.For this, a comparison block is entered into the device, the input of which is connected to the input source and the output to the second inputs of the OR elements.

На чертеже {федставленз функциональна схема даскретно аналогового интегратора.In the drawing, the {federals} functional scheme is a discreet analog integrator.

Он состоит из интегрирующего усилител 1 с двум накопителы1Ы1 ш конденсаторами 2 и демпфирующим конденсатором 3, включенными в цепь обратной св зи усилител 4, а также разр дными ключами 5 и ключами 6, которые производ т переключение конд 1саторов 2. Демпфирующий конденсатор производат сглаживание всплеска напр жени на выходе интегрирующего усилител во врем переключени конденсаторов 2.It consists of an integrating amplifier 1 with two accumulators 1Ы1 ш with capacitors 2 and a damping capacitor 3 connected to the feedback circuit of amplifier 4, as well as with the bit switches 5 and the keys 6, which switch the cond 1 switch 2. The damping capacitor smooths the surge surge at the output of the integrating amplifier during the switching of the capacitors 2.

Выход интегрирующего усилител 1 через первую пару разделительных диодов 7 подключен ко входам инвертора 8 и порогового блока 9. Выход инвертора 8 через вторую пару разделительных диодо)з 10 подключ н ко входам порогового блока 9 и блока управлени 11, предназначенного дл переключени режимов работы реверсивного счетWKa 12. Выход порогового блока 9 подключен ко входу счетдаго триггера 13 и счетному входу реверсивного счетчика 12. Реверсивный счетчик управл ет работой цифроаналогового преобразовател (ЦАП) 14. Выходы счетного триггера 13 через элементы ИЛИ 15 и 16 подключены к управл ющим входам ключей 5 и 6, причем вторые входы элементов ИЛИ 15 и 16 подключены к выходу блока сравнени 17, соединенного с источником входного сир1ла 18.The output of the integrating amplifier 1 through the first pair of separation diodes 7 is connected to the inputs of the inverter 8 and the threshold unit 9. The output of the inverter 8 is connected via the second pair of separation diodes 10 to the inputs of the threshold unit 9 and the control unit 11, which is intended for switching the reverse account WKa 12. The output of the threshold unit 9 is connected to the input of the trigger trigger 13 and the counting input of the reversible counter 12. The up / down counter controls the operation of the digital-to-analog converter (D / A converter) 14. The outputs of the counting trigger 13 via electric The OR elements 15 and 16 are connected to the control inputs of the keys 5 and 6, and the second inputs of the elements OR 15 and 16 are connected to the output of the comparator unit 17 connected to the source of the input circuit 18.

Выход ЦАП 14 подключен ко входу сумматора 19, ко второму входу которого подсоединен выход интегрирующего усилител 1.The output of the DAC 14 is connected to the input of the adder 19, to the second input of which the output of the integrating amplifier 1 is connected.

Работа дискретно-аналогового интегратора происходит следующим образом.The work of the discrete-analog integrator is as follows.

При включении напр жени питани триггер 1 может находитьс в любом состо нии. При 1саличии входного напр жени блок сравнени 17 разрешает прохождение сигнала на элементы ИЛИ 15 и 16 от триггера 13. При этом на выходе одного из эле ментов Или по вл етс логическа 1, а на втором - логический О. Открытый разр дный ключ 5 шунтирует один из накопительных конденсаторов z и интегрирование происходит на том накопительном конденсаторе, который в данный момент не When the supply voltage is turned on, trigger 1 can be in any state. When the input voltage is equal to 1, the comparison block 17 allows the signal to pass to the elements OR 15 and 16 from the flip-flop 13. In this case, a logical 1 appears at the output of one of the elements Or, and a logical O appears at the second. An open bit switch 5 shunts one from storage capacitors z and integration occurs on that storage capacitor, which is not currently

1иунтируетс . Этот же импульс поступает на счетный вход реверсивного счетчика 12. Прн этом элементы ИЛИ 15 и 16 и соответственно ключи 5 и 6 мен ют свое состо ние ь шчинаетс интефирование на втором накопительном конденсаторе. При достажении выходного напр жени интегрирующего усилител 1 пороговой величины снова вырабатьшаетс импульс на пороговом блоке 9, который возвращает триггер 13 в первоначальное состо ние и так далее.1 is uncounted. The same pulse arrives at the counting input of the reversible counter 12. In this case, the elements OR 15 and 16 and, accordingly, the keys 5 and 6 change their state, and the integration on the second storage capacitor is started. When the output voltage of the integrating amplifier 1 of the threshold value is reached, a pulse is again generated at the threshold unit 9, which returns the trigger 13 to the initial state, and so on.

На ЦАП формируетс ступенчатое напр жение, которое на сумматоре 19 складьшаетс с пилообразным .A step voltage is formed on the DAC, which on the adder 19 is added to the sawtooth.

Если пол рность входного напр жени положительна , то блок управлени 11 переключает реверсивШ )1Й счетчик 12 на режим сложени , если же входное напр жение отрицательной пол рности, то реверсивный счетвдк 12 через блок управлени II переходит на режим вычитани .If the polarity of the input voltage is positive, then the control unit 11 switches the reversing 1Y counter 12 to the add mode, if the input voltage is negative polarity, then the reversible counter 12 through the control unit II switches to the subtraction mode.

Если входное напр жение близко к нулевому, то с батывает блок сравнени 17, который переводит элементы ИЛИ 15 и 16 в одинаковое положение , при котором открываютс все ключи, запреща дальнейшее интегрирование на интег{жрунадем усилителе. Зона нечувствительности определ етс установкой пороговой величины в блоке сравнени 17.If the input voltage is close to zero, then the comparison block 17, which converts the elements OR 15 and 16 to the same position at which all the keys are opened, is cleared, prohibiting further integration to the integrated amplifier. The deadband is determined by setting the threshold value in the comparison block 17.

Предлагаемый дискретно-аналоговый интегратор разработан дл использовани в тренажере дл моделировани движени динамитеского объекта, управление которьгм осуществл етс с помощью органов управлени с несколькили степен ми свободы .The proposed discrete-analog integrator is designed for use in a simulator for simulating the movement of a dynamite object, which is controlled by means of controls with several degrees of freedom.

При этом осюбенно важно, чтобы при нейтральном положении органов управлени , либо при управлении по одной из степеней свободы, на выходах , соответствующих остальным степен м свободы , не накапливалась ошибка интегрировани за счет напр же1ш и тока смещени , что ведет к имиташ (и перемещени объекта без сигналов управле1ШЯ . А так, как такой режим возможен длительное врем , то веливдиа ощибки интегрировани при использовании известных схем интефаторов может быть значительной.At the same time, it is extremely important that when the controls are neutral or when controlling by one of the degrees of freedom, the outputs corresponding to the other degrees of freedom do not accumulate an integration error due to the direct current and bias current, which leads to imitash without signals being controlled. And since such a mode is possible for a long time, the integration error weighting when using known integrator schemes can be significant.

Claims

1. Collector Analogue and analogous digital computing equipment, Moscow, Soviet Radio, EX. 6, 1976, become A.I. Godunov and others. Electronic step-by-step integrator.

2. US Patent N 354320, cl. 235-W, 1971.

3. Authors certificate of the USSR N 370614, cl. G 06 G 7/18, 1970.

Stuxoff