SU680169A2 - Pulse sequence decoder - Google Patents
Pulse sequence decoderInfo
- Publication number
- SU680169A2 SU680169A2 SU772560440A SU2560440A SU680169A2 SU 680169 A2 SU680169 A2 SU 680169A2 SU 772560440 A SU772560440 A SU 772560440A SU 2560440 A SU2560440 A SU 2560440A SU 680169 A2 SU680169 A2 SU 680169A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- additional
- pulse sequence
- sequence decoder
- conjunctors
- register
- Prior art date
Links
Landscapes
- Soundproofing, Sound Blocking, And Sound Damping (AREA)
- Detergent Compositions (AREA)
- Pinball Game Machines (AREA)
Description
динены с выходом делител частоты, а первые входы дополнительных конъюнкторов соединены с соответствующими выходами дополнительного регистра сдвига, при этом выходы дополнительных конъюнкторов через соответствующие дополнительные мажоритарные элементы соединен) с входами дизъюнктора.dinene with the output of the frequency divider, and the first inputs of additional conjunctors are connected to the corresponding outputs of the additional shift register, while the outputs of additional conjunctors are connected to the inputs of the disjunctor via the corresponding additional majority elements.
На чертел е представлена структурна электрическа схема предложенного устройства .The drawing shows the structural electrical circuit of the proposed device.
Устройство декодировани импульсной последовательности содержит генератор 1 сдвигающих импульсов, сумматор 2 по модулю два, второй сумматор 3 по модулю два, регистр 4 сдвига, мажоритарный элемент 5, делитель частоты 6, дополнительный 4 регистр 7 сдвига, генератор 8 импульсов , конъюнктор 9, двоичный счетчик 10, дешифратор 11, дополнительные конъюнкторы 12, 13, 14, дополнительные мал оритарные элементы 15, 16, 17 и дизъюнктор 18.The pulse sequence decoding device contains a pulse-shifter 1, an adder 2 modulo two, a second adder 3 modulo two, a shift register 4, a major element 5, a frequency divider 6, an additional 4 shift register 7, a pulse generator 8, a conjunctor 9, a binary counter 10, the decoder 11, additional conjunctors 12, 13, 14, additional small source elements 15, 16, 17 and disjunctor 18.
Устройство работает следующим образом .The device works as follows.
Генератор 8 периодически подключает на определенное врем конъюнктор 9 к входу З стройства. В зависимости от числа импульсов помехи, нопавщих в двоичный счетчик 10, дешифратор И подключает к выходу дополнительного регистра 7 соответствующую группу дополнительных конъюнкторов 12, 13 или 14. При поступлении на вход устройства кодовой комбинации каждой позиции кода отводитс П чеек регистра 4. Первый сумматор 2 по модулю два осуществл ет «1 проверок дл каждой позиции . Сигнал с выхода мажоритарного элемента 5 записываетс в «i-разр дный дополнительный регистр 7. Спуст п тактов от начала декодировани в доиолнительном регистре 7 будет записан выходной сигнал мажоритарного элемента 5 по первой позиции кода. В это врем с делител частоты 6 последует сигнал на дополнительные конъюнкторы 12, 13, 14, и содержимое дополнительного регистра 7 одновременно поступает на соответствующий дополнительный мажоритарный элемент 15, 16 или 17 и дизъюнктор 18. Инверсный выход генератора 8 периодически обнул ет состо ние двоичного счетчика 10.The generator 8 periodically connects the conjunctor 9 for a certain time to the input 3 of the device. Depending on the number of pulses of interference, which jump into binary counter 10, decoder AND connects to the output of the additional register 7 a corresponding group of additional conjunctors 12, 13 or 14. When a code combination arrives at the device input, each code position is assigned to the P cells of register 4. First adder 2 modulo two performs "1 checks for each position. The signal from the output of the major element 5 is recorded in the "i-bit extra register 7. After the clock cycles from the start of decoding, the additional signal 7 will record the output signal of the major element 5 at the first position of the code. At this time, the frequency divider 6 is followed by a signal to additional conjunctors 12, 13, 14, and the contents of additional register 7 simultaneously arrive at the corresponding additional majority element 15, 16 or 17 and disjunctor 18. The inverse output of the generator 8 periodically zeroes the state of the binary counter ten.
Предложенна схема дл рассмотрени вариантов обеспечивает в среднем семикратное повыншпие помехоустойчивости.The proposed scheme for considering options provides an average sevenfold increase in noise immunity.
Применение устройства декодировани импульсной последовательности иозвол ет более эффективно использовать потенциальные возможности мажоритарного декодировани , увеличива помехоустойчивость.The use of a pulse sequence decoding device makes it possible to more effectively use the potential of majority decoding, increasing the noise immunity.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772560440A SU680169A2 (en) | 1977-12-27 | 1977-12-27 | Pulse sequence decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772560440A SU680169A2 (en) | 1977-12-27 | 1977-12-27 | Pulse sequence decoder |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU559388 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU680169A2 true SU680169A2 (en) | 1979-08-15 |
Family
ID=20740407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU772560440A SU680169A2 (en) | 1977-12-27 | 1977-12-27 | Pulse sequence decoder |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU680169A2 (en) |
-
1977
- 1977-12-27 SU SU772560440A patent/SU680169A2/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU680169A2 (en) | Pulse sequence decoder | |
| SU902249A1 (en) | Time interval-to-digital code converter | |
| SU828410A1 (en) | Encoder | |
| SU984001A1 (en) | Generator of pseudorandom pulse trains | |
| SU790349A1 (en) | Frequency divider with odd division coefficient | |
| SU661836A1 (en) | Cycle synchronization device | |
| SU834913A1 (en) | Switching device | |
| SU883962A1 (en) | Device for magnetic recording of digital information | |
| SU409269A1 (en) | ANGLE CONVERTER —COD12 | |
| SU805492A1 (en) | Pulse amplitude-to-time interval converter | |
| SU834860A1 (en) | Triangular voltage generator | |
| SU577673A1 (en) | Number-to-frequency converter | |
| SU868736A1 (en) | Information input device | |
| SU1522410A2 (en) | Decoder | |
| SU918129A1 (en) | Device for controlling thyristorized pulsed converter of electric railway vehicles | |
| SU847509A1 (en) | Decoder | |
| SU570026A1 (en) | Device for measuring time intervals | |
| SU684767A1 (en) | Arrangement for converting binary code of number into pulse train | |
| KR0152344B1 (en) | Pwm signal generating circuit | |
| SU588543A1 (en) | Device for adding binary numbers | |
| SU1587638A1 (en) | Coding device | |
| SU1087973A1 (en) | Haar function generator | |
| SU1647913A1 (en) | Error detector | |
| SU1238148A1 (en) | Device for reproducing digital message from record medium | |
| SU532868A1 (en) | Device for recording information |