Claims (2)
(54) УСТРОЙСТВО ДЛЯ ФАЗОВОГО УПРАВЛЕНИЯ ТИРИСТЭРНЫМ ИНВЕРТОРОМ те синусоидальное напр жение в диапазоне низких и инфранизких частот. Недостатком данного устройства вл етс то, что оно не позвол ет методом фазового управлени регулировать амплитуду выходного напр жени преобр зовател . Целью насто щего изобретени вл етс поБьпиение стабильности амплитуды регулируемого выходного напр жени инвертора, расширение его частотного диапазона. Поставленна цель достигаетс тем, что устройство дл фазового управлени тиристорным инвертором, содержащее задакнций генератор, блок совпадени , св занный с двум делител ми частоты, св занными с формировател ми импульсов , охваченное обратной св зью, снабжено двум элементами ИЛИ, двум элементами И, переключателем и комму татором, причем единичный выход задаю шего генератора подключен ко входам элементов ИЛИ, выходами подключенньк ко входам делителей частоты, выходы которых подключены ко входам блока совпадени , нулевой выход задающего генератора подключен ко входам элемен тов И, выходами йодключенных к другим входам упом нутых элементов ИЛИ, кро ме того, выходы одного из делителей частоты подключены ко входам коммута тора, к другому входу которого подключен блок совпадени , выходы коммутато ра подключены ко входам формирователей импульсов, а переключатель подклю чен ко входам элементов И. На фигуре 1 представлена блок-схем j-cTpoECTBa фазового управлени тиристо ным инвертором; на фигуре 2 - эпюры напр жений, по сн ющих работу давврго устройства. Устройство содержит задающий генератор 1, к выходу которого подключены входы элементов ИЛИ 2, 3, ты И 4, 5, переключатель 6, пелвтелв частоты 7, 8, блок совпадени 9, состо щий из элементов И 1О, 11 и элемента ИЛИ 12, коммутатор 13 « формирователи импульсов запуска 14, 15 тиристоров инвертора. Устройство работает спедук цим образом . При подаче питани на устройство часть триггеров одного из делителей частоты (напртнмер, второго) 8 устанавливаетс в . Задающий генератор импульсов 1 на своих вызсодах вырабатыпает два импульса 16, 17, сгшннуты:х друг относ 1тельно друга на 18О . Импульсы 16 единичного выхода генератора 1 через элементы ИЛИ 2, 3 поступают на входы делителей частоты 7, 8. Первоначальна установка де-у лителей частоты приводит к фиксированному фазовому сдвигу выходного сигнала делител частоты 8 по отношению к выходному сигналу делител частоты 7. Величина этого фазового сдвига соответствует номинальному вькодному напр жению инвертора. Импульсы 17 нулевого выхода генератора I поступают на входы элементов И 4, 5. В зависимости от величины сигнала обратной св зи 15, трехпозиционный переключатель 6 вырабатывает импульс .18 на одном из двух своих выходов (при величине сигнала обратной св зи, соответствующему номинальному выходному напр жению инвертора, сигналы на выходе трехпозиционного выключател отсутствуют). Импульс 18 с выхода переключател 6 поступает на вторые входы элементов И (например, И 5), что (приводит к по влению импульсов 16 ну: левого выхода генератора 1 на выходе ;.элемента И 5. Поскольку импульсы 17 нулевого выхода генератора 1 сдвинуты на 180 относительно импульсов 16 единичного выхода, и, следовательно, не совпадают во врекюни, то поступа с выхода элемента И 5 на второй вход схемы ИЛИ 3 они суммируютс с импульсами 16 единичного выхода задающего генератора I. Выходные импульсы 19 элемента. ИЛИ 3 поступают на вход второго делител частоты 8, что приводит к изменению фазового сдвига выходного импульса 20 делител частоты 8 по отнощению к выходному импульсу 21 делител частоты 7, и как следствие - к изменению выходного напр жени инвертора. Импульсы 2О, 21 пр мых выходов делителей частоты 7, 8 поступают на чейку И 11 блока совпадени 9 и через элемент ИЛИ 12 импульсы 22 совпадени поступают на один из входов ком-, мутатора 13. Два других входа коммутатора 13 подсоединены к выходам первого делител частоты 7. Выходные импульсы 23, 24 коммутатора. 13 поступают на соответствующие формирователи импульсов запуска 14 тиристоров инвертора . При изменении сигнала обратной св зи 15 в противоположную сторону, выходной импульс 18 переключател 6 поступает на вход элемента И 4. В этом случае происходит суммирование нмпульсов 16 единичного и 17 нелевого задаю щего генератора I на элементе ИЛИ 2 Суммарна импульсна последовательност поступает на вход первого делител частоты 7, что приводит к изменению фазо вого сдвига выходного импульса 20 делител частоты 7 по отношению к выхопному импульсу 21 делител частоты 8 в противоположную сторону, и в конечном итоге - к изменению напр жени инвертора. Выбор частоты задающего генератора импульсов 1 определ етс минимальным шагом требуемого регулировани и уровнем стабилизации выходного напр жени . Коэффициенты делени делителей частоты 7, 8 равны и определ ютс требуемой выходной частотой инвертора. Использование в системе управлени дополнительных элементов ИЛИ и И позвол ет осуществить фазовое регулирование выходного напр жени инвертора в широком диапазоне от нул до номинального напр жени , а также позвол ет осуществить стабилизацию выходного напр жени причем уровень стабильности может быть выбран с требуемой точностью и не зависит от частотного диапазона работы инвертора. Формула изобретени Устройство дл фазового управлени тиристорным инвертором, содержащее задающий генератор, блок совпадени , два делител частоты, охваченные обратной св зью отличаюшеес тем, что, с целью повышени стабильности амплитуды регулируемого выходного напр жени инвертора и расширени частотного диапазона, оно снабжено двум элементам ИЛИ, двум элементами И, переключателем и коммутатором, причем единичный выход задающего генератора подключен ко входам элементов ИЛИ, выходами подключённых ко входам дели-, телей частоты, выходы которых подключены ко входам блока совпадени , нулевой выход задающего генератора подключен ко входам элементов И, выходами подключенных к другим входам упом нутых элементов, ИЛИ, кроме того выходы одного из делителей частоты подключены ко входам коммутатора, к другому входу которого подключен блок совпадени , выходы коммутатора подключены по входам формирователей импульсов, а переключатель подключен ко входам элементов И. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 154323, кл. Н О2 М 1/04, 1962. (54) DEVICE FOR PHASE CONTROL OF A THIRISTER INVERTER Te sinusoidal voltage in the range of low and infra-low frequencies. The disadvantage of this device is that it does not allow the method of phase control to regulate the amplitude of the output voltage of the converter. The aim of the present invention is to achieve the amplitude stability of an adjustable inverter output voltage, expanding its frequency range. The goal is achieved by the fact that a device for phase control of a thyristor inverter, containing a generator, a coincidence unit, associated with two frequency dividers connected with a pulse shaper, covered by feedback, is equipped with two OR elements, two AND elements, and a switch and a switch, the single output of the generator's generator being connected to the inputs of the OR elements, the outputs connected to the inputs of frequency dividers, the outputs of which are connected to the inputs of the coincidence unit, zero output back The generator is connected to the inputs of the AND elements, the outputs connected to the other inputs of the said elements OR, moreover, the outputs of one of the frequency dividers are connected to the inputs of the switch, to the other input of which the coincidence unit is connected, the outputs of the switch are connected to the inputs of the pulse formers. , and the switch is connected to the inputs of elements I. Figure 1 shows the j-cTpoECTBa block diagrams of the phase control of the thyristor inverter; Figure 2 shows the stress plots showing the operation of the pressure device. The device contains a master oscillator 1, to the output of which are connected the inputs of the elements OR 2, 3, you AND 4, 5, switch 6, frequency control 7, 8, the block of coincidence 9, consisting of elements AND 1O, 11 and the element OR 12, switch 13 "start pulse shapers 14, 15 inverter thyristors. The device works by speed in the same way. When power is applied to the device, a part of the triggers of one of the frequency dividers (eg, second) 8 is set to. The impulse generator 1 at its outputs produces two impulses 16, 17, compressed: x each other relative to each other 18O. The pulses 16 of the single output of the generator 1 through the elements OR 2, 3 are fed to the inputs of frequency dividers 7, 8. Initial setting of frequency generators leads to a fixed phase shift of the output signal of frequency divider 8 with respect to the output signal of frequency divider 7. The magnitude of this phase The shear corresponds to the rated voltage of the inverter. The pulses 17 of the zero output of the generator I are fed to the inputs of the elements AND 4, 5. Depending on the magnitude of the feedback signal 15, the three-position switch 6 produces a pulse .18 on one of its two outputs (with the feedback signal corresponding to the nominal output voltage inverter, the signals at the output of the three-position switch are missing) The pulse 18 from the output of the switch 6 is fed to the second inputs of the elements AND (for example, And 5), which (leads to the appearance of pulses 16 well: the left output of the generator 1 at the output;. Element And 5. Because the pulses 17 of the zero output of the generator 1 are shifted by 180 relative to the pulses 16 of a single output, and, therefore, do not coincide in vrekuni, coming from the output of the element AND 5 to the second input of the OR circuit 3, they are added to the pulses 16 of the single output of the master oscillator I. The output pulses 19 of the element. OR 3 arrive at the input second divider frequency 8 th leads to a change in the phase shift of the output pulse 20 of the frequency divider 8 relative to the output pulse 21 of the frequency divider 7, and as a result - to a change in the output voltage of the inverter. The pulses 2O, 21 of the direct outputs of the frequency dividers 7, 8 enter the cell 11 of the block coincidence 9 and through the element OR 12 pulses 22 coincidence arrive at one of the inputs of the commutator 13. Two other inputs of the switch 13 are connected to the outputs of the first frequency divider 7. The output pulses 23, 24 of the switch. 13 are fed to the corresponding starting pulse shaper 14 of the inverter thyristors. When the feedback signal 15 changes in the opposite direction, the output pulse 18 of the switch 6 is fed to the input of element AND 4. In this case, the sum of the impulses 16 of the single and 17 non-trivial master oscillator I on the element OR 2 is summed. The total pulse sequence is fed to the input of the first divider frequency 7, which leads to a change in the phase shift of the output pulse 20 of the frequency divider 7 with respect to the exhaust pulse 21 of the frequency divider 8 in the opposite direction, and ultimately to a change in voltage the vertor. The choice of the frequency of the master pulse generator 1 is determined by the minimum step of the required control and the level of stabilization of the output voltage. The division factors of frequency dividers 7, 8 are equal and are determined by the required output frequency of the inverter. The use of the additional elements OR and I in the control system allows the phase regulation of the inverter output voltage in a wide range from zero to nominal voltage, and also allows the output voltage to be stabilized, the level of stability being selected with the required accuracy and not dependent on frequency range of the inverter. An apparatus for phase control of a thyristor inverter, comprising a master oscillator, a coincidence unit, two frequency dividers covered by feedback, characterized in that, in order to increase the amplitude stability of the regulated output voltage of the inverter and to extend the frequency range, it is equipped with two OR elements, two elements AND, a switch and a switch, and a single output of the master oscillator is connected to the inputs of the elements OR, the outputs connected to the inputs of frequency dividers The outputs of which are connected to the inputs of the match block, the zero output of the master oscillator is connected to the inputs of the AND elements, the outputs connected to other inputs of the above elements, OR, besides that, the outputs of one of the frequency dividers are connected to the inputs of the switch, to the other input of which the match block is connected, the switch outputs are connected to the inputs of pulse shapers, and the switch is connected to the inputs of elements I. Sources of information taken into account in the examination 1. USSR author's certificate No. 154323, cl. H O2 M 1/04, 1962.
2.Авторское свидительство по за вке № 236817О. Н 02 Р 13/16. 1976.2. Author's certificate on application No. 236817О. H 02 R 13/16. 1976.
уat
СЧЗSCHZ
«"
«"
« "
tnfr-OOOiS нч« ч Мемолс4«мtnfr-OOOiS LF "h Memols4" m