Claims (2)
Изобретение относитс к технике св зи и может использоватьс в сиетемах св зи дл декодировани любого кода в канале со стирани ми. Известно декодирующее устройство содержащее последовательно соединенные первый блок пам ти и элемент НЕ-И и последовательно соединенные счетчик, элемент И, второй блок пам ти и блок сравнени , к другому входу которого подключен выход счет чика, а выход блока сравнени подключен к другому входу элемента И и через ключ,к входу третьего блока пам ти, причем к управл ющим входам элемента НЕ-И и ключа подключен выход о генератора кодовых слов t1. Однако данное устройство имеет невысокую помехоустойчивость . Цель изобретени - повышение пом хоустойчивости. Дл этого в декодирующее устройс во, содержащее последовательно соединенные первый блок пам ти и элемент НЕ-И и последовательно соединенные счетчик, элемент И, второй блок пам ти и блок сравнени , к дру гому входу которого подключен выход счетчика, а выход блока сравнени подключен к другому входу элемента И и через ключ к входу третьего блока пам ти, причем к управл ющим входам элемента НЕ-И и ключа подключен выход генератора кодовых, слов, введены дополнительные блок пам ти, счетчик и элемент И, при этом выход дополнительного блока через дополнительный элемент И, к другому входу которого подключен выход элемента НЕ-И, подключен к входу счетчика вход дополнительного счетчика соединен с входом дополнительного блока пам ти, а выход дополнительного счетчика подключен к дополнительному входу генератора кодовых слов. На изображена структурна электрическа схема предложенного устройства. Декодирующее .устройство содержит блоки пам ти 1, 2, 3, 4, счетчики 5, 6, элементы И 7, 8, элемент НЕ-И 9, блок сравнени 10, генератор 11 кодовых слов и ключ 12. Предложенное устройство работает следующим образом. В блок пам ти 1 поступают символы принимаемого сообщени , при этом на местах стираний записываетс произвольный символ (например, ). Одновременно в блок пам ти 4 поступают символы на тех местах, где имеютс стирани , и символы на тех местах, где стирани отсутствуют . Блоки пам ти 1 и 4 работают синхронно и проще всего могут быть выполнены в виде регистров сдвига с обратной св зью. Одновременно счетчик 5 подсчитывает число стираний в прин той комбинации и, если оно превосходит некоторое наперед заданное число, запрещает работу гене ратора 11 и выдает сигнал об отказе от декодировани . Например, если предложенное устройство предназначено дл декодировани группового (п, к, d) кода, то такой сигнал выдаетс при числе стираний, равном или большем d. Если число стираний не превосходит критического значени , то через п тактов вс прин та комбинаци оказываетс записанной в блок пам ти 1, а в блоке пам ти 4 записаны местоположени стертых символо Далее из генератора 11 и из блока пам ти 1 на элемент НЕ-И 9 посимвол но поступают первое кодовое слово и прин та комбинаци . Одновременно на вход элемента И 7 поступают символы из блока пам ти 4, при этом отсутствие символа стирани разрешает прохождение сигналов через элемент И 7, а наличие символов сти рани - запрещает это прохождение. Таким образом, на выход элемента рБ-И 9 проход т все результаты сравнени , однако через элемент И 7 на вход счетчика 6 проход т только результаты несо1зпадени нестертых символов. После окончани сравнени всех п символов записанное в счетчике 6 число несовпавших символов h поступает в блок сравнени , на второй вход которого из блока пам ти 2поступает записанное в него предварительно , число п. Поскольку всегд ri п, то сигнал с выхода блока срав нени 10 разрешает запись числа г в блок пам ти 2 и запись первого кодового слова через ключ 12 в блок пам ти 3. Дйлее второе кодовое слово сравниваетс с записанным в блоке пам т 3аналогично описанному выше, и зап санное в счетчике 6 число несовпавших и нестёртых символов , сравнивабт-с ,с числом, г запи санным в бл ке пам ти The invention relates to communication technology and can be used in communication systems for decoding any code in a channel with erasers. A decoding device is known which contains a first memory block connected in series and a non-AND element and a counter connected in series, an AND element, a second memory block and a comparison unit, to the other input of which the counter output is connected, and the output of the comparison unit is connected to another input of the AND element and through the key, to the input of the third memory block, the output of the code word generator t1 is connected to the control inputs of the NAND element and the key. However, this device has a low noise immunity. The purpose of the invention is to increase pom resistance. For this, a decoder device containing a serially connected first memory block and a non-AND element and a serially connected counter, an AND element, a second memory block and a comparison unit, to the other input of which the output of the counter is connected, and the output of the comparison unit is connected to another input of the element I and through the key to the input of the third memory block, and the output of the code generator, words, the additional memory block, the counter and the AND element are connected to the control inputs of the element and the output of the additional block Without the additional element AND, to another input of which the output of the element NE is connected, the input of the additional counter is connected to the input of the additional memory block, and the output of the additional counter is connected to the additional input of the code word generator. The diagram shows the structural electrical circuit of the proposed device. The decoding device contains memory blocks 1, 2, 3, 4, counters 5, 6, elements 7, 8, element NOT-9, comparison block 10, code word generator 11 and key 12. The proposed device operates as follows. Memory 1 receives the characters of the received message, and an arbitrary character is written (e.g.,) at the erase locations. At the same time, the symbols on the places where there are erasures, and the symbols on the places where erasures are absent, enter the memory unit 4. Memory blocks 1 and 4 operate synchronously and can most easily be implemented in the form of shift registers with feedback. At the same time, counter 5 counts the number of erasures in the received combination and, if it exceeds a predetermined number in advance, prohibits the operation of the generator 11 and generates a signal to refuse decoding. For example, if the proposed device is designed to decode a group (n, k, d) code, then such a signal is output when the number of erasures is equal to or greater than d. If the number of erasures does not exceed the critical value, then after the cycles of the entire received combination, it is recorded in memory 1, and in memory 4, the locations of the erased characters are recorded. Next, from generator 11 and from memory 1 to NE-9. The first code word and the received combination are symbolically received. At the same time, the elements from memory block 4 arrive at the input of the And 7 element, while the absence of the erase character allows the passage of signals through the And 7 element, and the presence of the characters of the word wounds prevents this passage. Thus, all the results of the comparison are passed to the output of the RB-I element 9, however, only the results of non-erasure of non-erased characters pass through the And 7 element to the input of the counter 6. After the end of the comparison of all n characters, the number of unmatched characters recorded in counter 6 h goes to the comparison unit, to the second input of which from memory 2 enters the previously recorded number, n. As always ri n, the signal from the output of comparison unit 10 allows writing the number g to the memory block 2 and writing the first code word via key 12 to the memory block 3. The second code word is compared to the number of unmatched and non-erased characters recorded in the memory block 3 as described above, and abt-with, with number, g recorded in memory block
2. Если Л( 6 V- , то по сигналу с блока сравнени 10 новое значение записываетс в блок пам ти 2 и новое кодовое слово записываетс в блок пам ти 3. то перезапись не производитс . Процесс продолжаетс до тех пор, пока не произойдет сравнение со всеми кодовыми словами, после чего в блоке пам ти 3 оказываетс записанным продекодированное сообщение/а в блоке пам ти 2 - мера его несоответстви прин тому кодовому слову на входе устройства. Если на каком-то шаге очередного сравнени в счетчике 6 оказываетс записанным нулевое значение , то процесс декодировани прекращаетс , так как оказываетс найденным кодовое слово, полное тью совпадающее с прин тым во всех нестертых позици х. Предложенное устройство осуществл ет декодирование по максим му правдоподоби как в стирающем канале , так и в канале без стираний. Это по&вол ет добитьс наибольшей помехоустойчивости принимаемых сообщений , Формула изобретени Декодирующее устройство, содержащее последовательно соединенные первый блок пам ти и элемент НЕ-И и последовательносоединенные счетчик , элемент И, второй блок пам ти и блок сравнени , к другому входу которого подключен выход счетчика, а выход блока сравнени подключен к другому входу элемента И и через ключ к входу третьего .блока пам ти, причем к управл ющим входам элемента НЕ-И и ключа подключен выход генератора кодовых слов, о т л и чающеес тем, что, с целью повышени помехоустойчивости, .вве- дены дополнительные блок пам ти, счетчик и элемент и, при этом выход дополнительного блока пам ти через дополнительный элемент И, к другому входу которого подключен выход элемента НЕ-И, подключен к входу счетчика , вход дополнительного счетчика соединен с входом дополнительного блока пам ти, а выход дополнительного счетчика подключен к дополнительному входу генератора кодовых слов. Источнщси и.нформации, прин тые во внимание при экспертизе 1. За вка P 2358663/18-09, кл. Н 04 L 3/02, 07.05.76, по которой прин то решение о выдаче авторского свидетельства.2. If L (6 V-, then a new value is written to the memory 2 by the signal from the comparison block 10 and the new code word is written to the memory 3. The overwriting is not performed. The process continues until the comparison with all code words, after which, in memory unit 3, a encoded message is written, and in memory unit 2, a measure of its inconsistency with the received code word at the device input. If at some step of the next comparison, a zero value appears in the counter 6 then process de The odoring is terminated because the codeword found is fully matched with the one accepted in all non-erased positions. The proposed device performs decoding according to the maximum likelihood in both the erasing channel and the channel without erasures. noise immunity of received messages, claims Decoding device containing serially connected first memory block and non-AND element and sequentially connected counter, AND element, second memory block and block the output of the counter is connected to another input, and the comparison block output is connected to another input of the AND element and through the key to the input of the third memory block, and the output of the code word generator, o t, is connected to the control inputs of the NE-AND element and the key In addition, in order to improve noise immunity, an additional memory block, a counter and an element are introduced, and the output of the additional memory block is connected via an additional AND element, to another input of which the output of the NE-I element is connected, to the input of the counter, in d additional counter is connected to the input of the complementary box memory, and an additional counter output is connected to an additional input of the generator codewords. Source information taken into account during the examination 1. Application P 2358663 / 18-09, cl. H 04 L 3/02, 07.05.76, on which the decision to issue an author's certificate was made.