SU822225A2 - Signal receiver - Google Patents

Signal receiver Download PDF

Info

Publication number
SU822225A2
SU822225A2 SU782692021A SU2692021A SU822225A2 SU 822225 A2 SU822225 A2 SU 822225A2 SU 782692021 A SU782692021 A SU 782692021A SU 2692021 A SU2692021 A SU 2692021A SU 822225 A2 SU822225 A2 SU 822225A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
switch
input
memory
control signal
Prior art date
Application number
SU782692021A
Other languages
Russian (ru)
Inventor
Олег Георгиевич Вахтин
Владимир Владимирович Самойлов
Original Assignee
Воронежский Политехнический Инсти-Тут
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Воронежский Политехнический Инсти-Тут filed Critical Воронежский Политехнический Инсти-Тут
Priority to SU782692021A priority Critical patent/SU822225A2/en
Application granted granted Critical
Publication of SU822225A2 publication Critical patent/SU822225A2/en

Links

Description

Изобретение относится к устройствам приема дискретной информации, используемым в системах телеуправления и связи.The invention relates to discrete information receiving devices used in telecontrol and communication systems.

По основному авт.св, № 734383 известно. устройство для приема сигна лов, используемое в приемниках прямого канала систем передачи данных с информационной обратной связью. Это устройство.по определенному правилу отличает ложные комбинации знака стирания от истинных. Устройство для приема сигналов содержит последовательно соединенные блоки памяти, вход первого из которых соединен со входом устройства, блок управления, первый и второй выходы которого подключены соответственно к первым входам первого анализатора и первого управляемого ключа, выход которого подключен к первому входу дешифратора, выход которого подключен к первому выходу устройства, управляющие выходы первых трех блоков памяти соединены с соответствующими входами блока управления, первый выход которого соединен со вторыми входами четвертого и пятого блоков памяти, вторые выходы шестого, седьмого, восьмого и девятого блоков памяти соединены соответственно с первыми входами дополнительных управляемых ключей, выходы которых соединены с соответствующими входами дешифратора, третьи выхода шестого, седьмого, восьмого и девятого блока памяти соединены со вторыми входами соответствующих анализаторов, первый выход каждого анализатора соединен со вторым входом соответствующего управляемого ключа и с первым входом последующего диализатора, второй выход первого анализатора соединен со вторыми входами седьмого и восьмого блоков памяти и с третьим входом последнего анализатора [1].According to the main author St., No. 734383 known. a device for receiving signals used in direct channel receivers of data transmission systems with information feedback. This device. According to a certain rule, distinguishes false combinations of the erase sign from the true ones. The device for receiving signals contains series-connected memory blocks, the input of the first of which is connected to the input of the device, a control unit, the first and second outputs of which are connected respectively to the first inputs of the first analyzer and the first managed key, the output of which is connected to the first input of the decoder, the output of which is connected to the first output of the device, the control outputs of the first three memory blocks are connected to the corresponding inputs of the control unit, the first output of which is connected to the second inputs of of the fourth and fifth memory blocks, the second outputs of the sixth, seventh, eighth and ninth memory blocks are connected respectively to the first inputs of additional controlled keys, the outputs of which are connected to the corresponding inputs of the decoder, the third outputs of the sixth, seventh, eighth and ninth memory blocks are connected to the second inputs of the corresponding analyzers, the first output of each analyzer is connected to the second input of the corresponding managed key and to the first input of the subsequent dialyzer, the second output of the first analyzer The ora is connected to the second inputs of the seventh and eighth memory blocks and to the third input of the last analyzer [1].

К недостаткам этого изобретения следует отнести то, что при больших уровнях шумов в канале сравнительно часто происходит переход кодовых комбинаций сообщения в комбинацию служебного знака, что приводит к переполнению памяти и, следовательно, к ошибкам при приеме сигналов. Ошибки такого вида можно уменьшить, увеличив число запоминающих устройств, но”чрезмерное увеличение их количества приводит к уменьшению надежности устройства, увеличению габаритов и т.д.The disadvantages of this invention include the fact that at high levels of noise in the channel, the code combinations of the message are relatively often converted to the service sign combination, which leads to memory overflow and, consequently, to errors in receiving signals. Errors of this kind can be reduced by increasing the number of storage devices, but an "excessive increase in their number leads to a decrease in the reliability of the device, an increase in size, etc.

Цель изобретения — повышение помехоустойчивости устройства.The purpose of the invention is to increase the noise immunity of the device.

Поставленная цель достигается тем, что в устройство для приема сигналов введены коммутатор, генератор управляющего сигнала, элемент И и индикатор состояния блока памяти, третий и четвертый выходы блока управления соединены соответственно с первым входом коммутатора и с первым входом элемента И, четвертый выход одного из блоков памяти соединен через индикатор состояния блока памяти со вторым входом элемента И, выход которого через генератор управляющего сигнала соединен со вторым входом коммутатора, выход коммутатора соединен со вторым выходом устройства.This goal is achieved by the fact that a switch, a control signal generator, an element And and a status indicator of the memory unit are inserted into the device for receiving signals, the third and fourth outputs of the control unit are connected respectively to the first input of the switch and to the first input of the element And, the fourth output of one of the blocks the memory is connected through a status indicator of the memory unit to the second input of the element And, the output of which through the control signal generator is connected to the second input of the switch, the output of the switch is connected to the second output device.

На чертеже изображена блок-схема устройства..The drawing shows a block diagram of a device ..

Схема устройства для приема сигналов состоит из блоков 1-9 памяти, блока 10- управления, анализаторов 1114, управляемых ключей 15-19, дешифратора 20, коммутатора 21, элемента И 22, индикатора 23 состояния блока памяти и генератора 24 управляющего сигнала.The circuit of the device for receiving signals consists of memory units 1-9, control unit 10, analyzers 1114, controlled keys 15-19, decoder 20, switch 21, element 22, status indicator 23 of the memory unit and control signal generator 24.

Устройство работает следующим образом.The device operates as follows.

При регистрации устройством ложных стираний информация от блока 1 памяти продвигается к блокам памяти с большими номерами. Как только кодовая комбинация заполнит контрольный блок 6 памяти, индикатор 23 вырабатывает импульс, который подается на один из входов элемента И 22. На другой вход элемента И 22 поступает сигнал от блока 10 управления,когда чпоследний зафиксирует в блоке 1 памяти кодовую комбинацию знака стирания. Элемент И 22 вырабатывает импульс, запускающий генератор 24 управляющего сигнала. Генератор. 24 формирует кодовую комбинацию, которая через коммутатор 21 поступает на второй выход устройства к передатчику обратного канала.When the device registers false erasures, information from the memory unit 1 advances to the memory blocks with large numbers. As soon as the code combination fills the control block 6 of the memory, the indicator 23 generates a pulse that is supplied to one of the inputs of the element And 22. The signal from the control unit 10 is received at the other input of the element And 22, when the last one fixes the code combination of the erase sign in the block 1 of the memory. Element And 22 generates a pulse that triggers the generator 24 of the control signal. Generator. 24 forms a code combination, which through the switch 21 is fed to the second output of the device to the transmitter of the reverse channel.

Поскольку в системе передачи дискретной информации, включающей в приемник прямого канала предложенное устройство, кодовая комбинация служебного знака не квитируется, то приемник обратного канала переключается на прием управляющего сигнала непосредственно после передачи знака стирания передатчиком прямого канала.Since in the discrete information transmission system including the proposed device in the forward channel receiver, the service code combination is not acknowledged, the return channel receiver switches to receiving the control signal immediately after the erase sign is transmitted by the forward channel transmitter.

Приняв управляющий сигнал, станция прямого канала изменяет режим работы своего передатчика (например повысив выходную мощность), что приводит к срабатыванию анализатора ложных стираний.Having received the control signal, the direct channel station changes the operating mode of its transmitter (for example, increasing the output power), which leads to the operation of the false erasure analyzer.

Использование изобретения позволяет повысить помехоустойчивость системы передачи дискретной информации, не увеличивая объема памяти устройства для приема сигналов.Using the invention allows to increase the noise immunity of a system for transmitting discrete information without increasing the amount of memory of the device for receiving signals.

Claims (1)

(54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ . Цель изобретени  - повышение помехоустойчивости устройства. Поставленна  цель достигаетс  тем, что в устройство дл  приема сиг налов введены коммутатор, генератор управл ющего сигнала, элемент И и индикатор состо ни  блока пам ти, третий и четвертый выходы блока уп|равлени  соединены соответственно с первым входом коммутатора и с первым входом элемента И, четвертый выход одного из блоков пам ти соединен через индикатор состо ни  блока пг1м ти со вторым входом элемента И, выход которого через генератор управл ющего сигнала соединен со вторы входом коммутатора, выход коммутатора соединен со вторым выходом устройства . На чертеже изображена блок-схема устройства. Схема устройства дл  приема сигналов состоит из блоков 1-9 пам ти, блока 10- управлени , анализаторов 1 14, управл емых ключей 15-19, дешифратора 20, коммутатора 21, элемента И22, индикатора 23 состо ни  блока пам ти и генератора 24 управл ющего сигнала. Устройство работает следующим образом. : При регистрации устройством ложных стираний информаци  от блока 1 пам ти продвигаетс  к блокс1М пам ти с большими номергили. Как только кодо ва  комбинаци  заполнит контрольный блок 6 пам ти, индикатор 23 вырабатывает импульс, который подаетс  на один из входов элемента И 22. На другой вход элемента И 22 поступает сигнал от блока 10 управлени ,когда «последний зафиксирует в блоке 1 пам  ти кодовую комбинацию знака стирани  Элемент И 22 вырабатывает импульс, запускающий генератор 24 управл ющего сигнала. Генератор, 24 формирует кодовую комбинацию, котора  через коммутатор 21 поступает на второй выход устройства к передатчику обрат ного канала. Поскольку в системе передачи дискретной информации, включающей в приемник пр мого канала предложенное устройство, кодова  комбинаци  служебного знака не квитируетс , то приемник обратного канала переключаетс  на прием управл ющего сигнала непосредственно после передачи знака стирани  передатчиком пр мого канала. Прин в управл ющий сигнал, станци  пр мого канала измен ет режим работы своего передатчика (например повысив выходную мощность), что приводит к срабатыванию анализатора ложных стираний . Использование изобретени  позвол ет повысить помехоустойчивость системы передачи дискретной информации , не увеличива  объема пам ти устройства дл  приема сигналов. Формула изобретени  Устройство дл  приема сигналов по авт.св. 734783, отличающеес  тем, что/ с целью повышени  помехоустойчивости устройства, B него введены коммутатор, генератор управл ющего сигнала, элемент И и индакатор состо ни  блока пам ти, третий и четвертый выходы блока- управлени  соединены соответственно с первым входом коммутатора и с первым входом элемента:. И,- четвертый выход одного из блоков пам ти соединен через индикатор состо ни  блока пам ти со вторым входом элемента И, выход которого через генератор управл ющего сигнала соединен со вторым входом коммутатора, выход коммутатора соединен с вторым выходом устройртва. Источники, информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 734783, кл. G 08 С 19/28, 09.11.77.(54) DEVICE TO RECEIVE SIGNALS. The purpose of the invention is to improve the noise immunity of the device. This goal is achieved by introducing a switch, a control signal generator, an AND element and a memory block status indicator into the signal receiving device, the third and fourth outputs of the control block are connected respectively to the first input of the switch and to the first input of the AND element , the fourth output of one of the memory blocks is connected via the state indicator of the PGIm block with the second input of the element I, the output of which through the control signal generator is connected to the second by the input of the switch, the output of the switch is connected to v eye output device. The drawing shows a block diagram of the device. The device circuit for receiving signals consists of memory blocks 1-9, a control unit 10, analyzers 1-14, controllable keys 15-19, a decoder 20, a switch 21, an element I22, a memory unit status indicator 23 and a control generator 24 signal. The device works as follows. : When a device registers false erasures, information from memory block 1 is advanced to a block of memory with large numbers. As soon as the code combination fills up the memory control unit 6, the indicator 23 generates a pulse, which is applied to one of the inputs of the AND 22 element. The other input of the AND 22 element receives a signal from the control unit 10 when "the latter detects in code 1 memory the combination of the erase sign Element I 22 generates a pulse that triggers the control signal generator 24. The generator 24 forms a code combination, which through the switch 21 is fed to the second output of the device to the reverse channel transmitter. Since, in the discrete information transmission system including the proposed device in the forward channel receiver, the service character code is not acknowledged, the reverse channel receiver switches to receive the control signal immediately after the erase character is transmitted by the forward channel transmitter. Upon receiving a control signal, the forward channel station changes the mode of operation of its transmitter (for example, by increasing the output power), which triggers the spurious erasure analyzer. The use of the invention makes it possible to increase the noise immunity of a discrete information transmission system without increasing the memory capacity of the device for receiving signals. Claims An apparatus for receiving signals from the author 734783, characterized in that / in order to increase the noise immunity of the device, a switch, a control signal generator, an AND element and a memory block status indicator are entered, the third and fourth control block outputs are connected to the first switch input and the first input, respectively element: And, the fourth output of one of the memory blocks is connected via the state indicator of the memory block to the second input of the element I, the output of which through the generator of the control signal is connected to the second input of the switch, the output of the switch is connected to the second output of the device. Sources, information taken into account in the examination 1. USSR author's certificate 734783, cl. G 08 C 19/28, 09.11.77.
SU782692021A 1978-12-06 1978-12-06 Signal receiver SU822225A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782692021A SU822225A2 (en) 1978-12-06 1978-12-06 Signal receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782692021A SU822225A2 (en) 1978-12-06 1978-12-06 Signal receiver

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU734783 Addition

Publications (1)

Publication Number Publication Date
SU822225A2 true SU822225A2 (en) 1981-04-15

Family

ID=20796633

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782692021A SU822225A2 (en) 1978-12-06 1978-12-06 Signal receiver

Country Status (1)

Country Link
SU (1) SU822225A2 (en)

Similar Documents

Publication Publication Date Title
US4823305A (en) Serial data direct memory access system
SU822225A2 (en) Signal receiver
JPS5621460A (en) Control signal transmission system in key telephone system unit
SU1439611A1 (en) Device for interfacing computer with subscriber through telegraph channel
SU944143A2 (en) Telegram transmitting device
SU661540A1 (en) Device for interfacing telegraphy channel with electronic computer
SU625311A1 (en) Binary information transmitter-receiver
SU924901A1 (en) Discreate information transmission device
SU611311A1 (en) Telegraphy transmitting device
SU873435A1 (en) Device for receiving descrete data
JPS5630347A (en) Single-speed digital subscriber's line transmission system
SU696624A1 (en) Device for quality control of transmission of telegrams
SU504228A1 (en) Device for receiving discrete information
SU690646A1 (en) Device for transmitting and receiving discrete information
SU734783A1 (en) Signal receiving device
SU563729A1 (en) System for relaying data through automatic exchange with data feedback
JPS554106A (en) Signal transmission system
SU902293A1 (en) Discreate information receiving device
SU388362A1 (en) DISCRETE INFORMATION TRANSFORMATION SYSTEM WITH EXCESS
SU853819A1 (en) Device for receiving multiposition complex signals
SU1117848A1 (en) Binary cyclic code decoder
SU576671A1 (en) Device for phase starting by recurrent sequencies
SU832761A1 (en) Electronic telegraphic apparatus automatic answer-back device
SU1083394A2 (en) Information input device
SU467466A1 (en) Team Encryptor