SU677086A1 - Дискриминатор импульсов по длительности - Google Patents

Description

1

Изобретение относитс  к импульсной технике.

Известен дискриминатор импульсов по длительности, содержащий последовательно соединенные элемент задержки, генератор пилообразного напр жени , ключ, запоминающее устройство, амплитудный компаратор , логический элемент ИЛИ, стробирующее устройство и счетчик 1.

Недостатком данного дискриминатора  вл етс  его сложность.

Наиболее близким по технической сущности к изобретению  вл етс  дискриминатор импульсов по длительности, содержащий линию задержки с отводом, вход которой соединен со входной шиной и одним входом логического элемента И, второй вход которого соединен с выходом линии задержки, отвод которой подключеи через неременный резистор к первому входу дифференциального усилител , второй вход которого через резисторы соединен с выходом логического элемента И и общей шиной 2.

Недостатком данного дискриминатора  вл етс  недостаточное отношение сигнал/ шум.

Целью изобретени   вл етс  иовышение отношени  сигнал/шум.

Цель достигаетс  тем, что в дискриминатор импульсов, содержащий линию задержки с отводом, вход которой соединен со входной шиной и одним входом логического элемента И, второй вход которого соединен с выходом линии задержки, отвод которой подключен через переменный резистор к первому входу дифференциального усилител , второй вход которого через резисторы соединен с выходом логического элемента И и обшей шиной, введены фазоинвертор, например импульсный трансформатор, диодный дифференцирующий элемент и формирующа  КС-цепъ, включенные последовательно между выходом логического элемента И и вторым входом дифференциального усилител , и дополнительный диод, включенный между выходом фазоинвертора и общей шиной.

Структурна  электрическа  схема описываемого дискриминатора приведена на чертеже .

Дискриминатор содержит линию 1 задержки с отводом, логический элемент И 2, дифференциальный усилитель 3, фазоинвертор 4, например имнульсный трансформатор , резистор 5, формирующую С-цепь из резистора 6 и конденсатора 7, диод 8, диодный ди(фференцирующий элемент 9, суммирующий резистор 10, переменный резистор

11.Входной сигнал подан на входную шину

12,выходной сигнал снимаетс  с выхода 13.

Предлагаемое устройство работает следующим образом.

При поступлении смеси импульса и шума логический элемент И 2 выдел ет не только общую часть незадержанного и задерл анного на врем  импульсов, но и щумы. С первичной обмотки импульсного трансформатора 4 выделенный логическим элементом И 2 нмнульс и шум через резистор 5 поступают на суммирующий резистор 10. С вторичной обмотки импульсного трансформатора 4 импульс и шум в обратной пол рности подаютс  на диод 8 и дифференцирующий элемент 7. Диод 8 ограничивает амплитуду имп льсана уровне положительной пол рности шума. Ограниченный по амплитзде диодом 8 импульс, поступающий на вход дифференцирующего элемента, уменьшает врем  зар да конденсатора. Это позвол ет увеличить посто нную времени дифференцирующего элемента без существенного возрастани  амплитуды зар дного напр жени , котора  зафиксирована диодом 6 и не превыщает уровень шума. Увеличенна  посто нна  времени дифференцирующего элемента до 3-5 - позво .л ет передать сигнал щума на суммирующий резистор 10 без искажений. На суммирующем резисторе 10 сигналы щума в противоположных пол рност х взаимно компенсируютс .

Мала  амплитуда зар дного напр жени  на выходе дифференцирующего элемента при вычитании из импульса, поступающего через резистор 5, на суммирующем резисторе 10 искажает передний фронт и уменьщает амплитуду имнульса на инвертирующем входе дифференциального усилител  3 только на уровне щума. В качестве врем задающего резистора дифференцирующей цепи применен диод (не показан), включенный обратной пол рностью и ограничивающий амплитуду обратного перепада при разр де на уровне отрицательной нол рности шума, а также уменьщающий врем  восстановлени  дифференцирующего элемента. Мала  амплитуда разр дного напр жени , зафиксированна  диодом дифференцирующего элемента на уровне щума, и малое врем  восстановлени  при вычитании из импульса , поступающего через резистор 5, на суммирующем резисторе 10 искажают задний фронт имнульса только на уровне щума. Импульс с суммирующего резистора 10 поступает на инвертирующий вход дифференциального усилител  3, на неинвертирующий вход которого через переменный резистор 11 поступает импульс с шумом со среднего отвода линии 1 задержки. ДифференЦ альный усилитель 3 осуществл ет вычитание поступивших на его входы сигналов.

Таким образом, на выходе дискриминатора присутствует только шум, аналогичный щуму поступающего на неинвертирующий вход дифференциального усилнтел  3, что улучщает отнощение снгнал/щум.

Claims (2)

1. Авторское свидетельство СССР № 493909, кл. Н ОЗК 5/18, 08.01.74.

2. Патент США № 3781569, кл. 307-234, 23.02.72.