SU660217A1 - Формирователь импульсов - Google Patents

Формирователь импульсов

Info

Publication number
SU660217A1
SU660217A1 SU772473954A SU2473954A SU660217A1 SU 660217 A1 SU660217 A1 SU 660217A1 SU 772473954 A SU772473954 A SU 772473954A SU 2473954 A SU2473954 A SU 2473954A SU 660217 A1 SU660217 A1 SU 660217A1
Authority
SU
USSR - Soviet Union
Prior art keywords
pulses
voltage
integrator
output
input
Prior art date
Application number
SU772473954A
Other languages
English (en)
Inventor
Жанетта Яковлевна Заклецкая
Original Assignee
Особое Конструкторское Бюро Биологической И Медицинской Кибернетики
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Особое Конструкторское Бюро Биологической И Медицинской Кибернетики filed Critical Особое Конструкторское Бюро Биологической И Медицинской Кибернетики
Priority to SU772473954A priority Critical patent/SU660217A1/ru
Application granted granted Critical
Publication of SU660217A1 publication Critical patent/SU660217A1/ru

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

последнего - на вход триггера 7. Периоды импульсов па выходе триггеров 6 п 7 соответственно в два и четыре раза больше входных. Выходные сигналы триггера 7 (фиг. 2,в) управл ют блоком 1 формировани  бипол рных импульсов, которые, при замкнутом дополнительном ключе 2, поступают на вход интегратора 3.
Пусть в начальный момент времени напр жение на выходе блока 1 имеет отрицательную пол рность (фиг. 2,г). Тогда напр жение на выходе интегратора 3 (фиг. 2,ж) начнет линейно возрастать до момента времени t-. Теперь управл ющие напр жение на дополнительном ключе 2 соответствует «логическому О, при этом ключ 2 закрываетс , отключа  от интегратора 3 входное напр жение. Интегратор 3 переходит на режим запоминани , который длитс  до момента времени t, когда управл ющее напр жение ключа 2 становитс  равным «логической 1.
Дополнительный ключ 2 открываетс , пропуска  на вход интегратора 3 напр жение положительной пол рности от блока 1 формировани  бипол рных импульсов. Выходное напр жение интегратора 3 начинает линейно убывать от момента времени /з до момента 5, когда снова происходит запирание дополнительного ключа 2 управл ющим напр жением, равным «логическому О. Интегратор 3 снова переходит на режим запоминани  от момента времени 5 ДО момента 6, а затем цикл повтор етс .
Формирователь 8 коротких импульсов запускаетс  входными импульсами при переходе «О-1, при этом формируютс  короткие импульсы, частота следовани  которых в два раза меньше исходной (фиг. 2,е). Короткие импульсы с выхода элемента И 9 поступают на управл ющий вход аналогового ключа 5, вызыва  на врем  действи  короткого импульса разр д накопительного конденсатора 4. Моменты и t (фиг. 2,ж) разр да конденсатора 4 соответствуют моментам перехода через ноль возрастающего , либо убывающего напр жени  выходного трапецеидального сигнала. Прив зка разр дов конденсатора к моментам перехода через нулевое значение обеснечивает стабильность выходного сигнала относительно нулевого уровн . Незначительные различи  в напр жении положительной и отрицательной пол рностей блока 1 формировани  бипол рных импульсов, а также вли ние напр жени  н тока смещени  усилител , содержащегос  в интеграторе, привод т к сползанию выходного сигнала в сторону насыщени  усилител , если отсутствует периодический разр д накопительного конденсатора 4.
В случае изменени  амплитуды бипол рных импульсов или изменени  параметров
цепей интегрировани  измен етс  лишь амплитуда трапецеидального сигнала, а форма его сохранетс , так как длительность нарастани , спада и участка посто нного напр жени  определ ютс  импульсами управлени  дополнительным аналоговым ключом 2.
При повышении частоты пр моугольных импульсов при неизменных по амплитуде
бипол рных импульсах, форма импульсов при этом сохран етс . Если блок 1 формировани  бипол рных импульсов построен так, что с увеличением частоты пропорционально измен етс  амплитуда бипол рных
импульсов, то сохран етс  и амплитуда трапецеидального сигнала.
Формирователь трапецеидальных импульсов разработан дл  использовани  в тренажере дл  задани  определенного закона
двилсени  фигуры на экране видеоконтрольного устройства. В частности, дл  движени  фигуры по периметру экрана необходимо иметь два генератора трапецеидальных колебаний, выходные сигналы которых
сдвинуты один относительно другого на 90°, при этом важно иметь стабильные по длительност м и относительно нулевого уровн  имнульсы в виде равнобочной трапеции со средней линией, равной 2о.
.

Claims (2)

1. Авторское свидетельство СССР № 174664, кл. Н ОЗК 4/00, 1971 г.
2. Патент Японии № 48-11501, кл. 98(5) С 12, опублик. 1973.
-Ui-UJU
SU772473954A 1977-04-06 1977-04-06 Формирователь импульсов SU660217A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772473954A SU660217A1 (ru) 1977-04-06 1977-04-06 Формирователь импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772473954A SU660217A1 (ru) 1977-04-06 1977-04-06 Формирователь импульсов

Publications (1)

Publication Number Publication Date
SU660217A1 true SU660217A1 (ru) 1979-04-30

Family

ID=20704112

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772473954A SU660217A1 (ru) 1977-04-06 1977-04-06 Формирователь импульсов

Country Status (1)

Country Link
SU (1) SU660217A1 (ru)

Similar Documents

Publication Publication Date Title
SU660217A1 (ru) Формирователь импульсов
US3139588A (en) Variable time delay generator utilizing switch means and plural resonating elements
SU578667A1 (ru) Генератор пилообразного напр жени
SU552666A1 (ru) Частотно-фазовый детектор
KR890007564A (ko) 라인 동기화 회로
SU682998A1 (ru) Формирователь пр моугольных импульсов напр жени
SU790119A1 (ru) Управл емый генератор импульсов
SU1103250A1 (ru) Устройство дл логарифмической обработки двух сигналов
SU798620A1 (ru) Фазовый различитель
ES383261A1 (es) Perfeccionamientos en osciladores de sincronizacion de fa- se.
SU506944A1 (ru) Электронный коммутатор
JPS5648746A (en) Fsk signal generating circuit
SU421113A1 (ru) Генератор импульсов
SU617826A1 (ru) Умножитель частоты
SU636776A2 (ru) Одновибратор
SU574724A1 (ru) Интегрирующее устройство
SU1046745A1 (ru) Калибратор напр жени переменного тока
SU1764085A1 (ru) Устройство дл синхронизации воспроизведени цифровой информации
SU718892A1 (ru) Генератор импульсов
SU405172A1 (ru) УСТРОЙСТВО дл ФОРЛ\ИРОВАИИЯ ДВУХ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ С РЕГУЛИРУЕМЫМ ФАЗОВЫМ
SU720685A1 (ru) Частотно-фазовый дискриминатор
JPS6016116Y2 (ja) テンポ発振器
SU836809A2 (ru) Устройство дл выделени тактового коле-бАНи
SU907786A1 (ru) Устройство дл одностороннего ограничени сигнала
SU381158A1 (ru)