(54) УСТЮЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ 36 -yftplSffeftjtt, сй ййнйетого с выходом амплитуд ШбШдакрйшшатора . Блокгсхема устройства показана на чертеже. Устройство сбдер шт 1гровер емьга логический блок 1, коммутатор 2, блок усилителей-нормализаторов 3, магастральную шииу 4, временной . дискриминатор 5, амплитудный дискриминатор 6, блок ввода-вьшода 7, блок ввода 8, блок печати 9, пульт управлени 10, блоки 1фоверки стандартных чеек П, состо щие из блоков уставок 12, компараторов 13, блоков управлени установками 14 и блоков регистрации 15, блока управлени 16, схемы ИЛИ 17, генератор тестов 18. Устройство работает следующим образом. Генератор тестов (ГТ) 18 представл ет собой быстродействующий гедератор псевдослучайных кодов. Отдельные разр ды ГТ могут быть замаскированы . Это означает, что на соответствующие Шнтакты разъема провер емого Л11эгического блока 1 поступают посто нные во времени сигналы О либо 1 (инфоргйаШ 6 номерах маскируеш 1х разр дов и типе маскирующих констант поступает из блока ввода-вывода 7). Режим масК ровани примен етс дл уменьшени времени контрол в тех случа х, когда срабатывание некоторых цепей под воздействием только случайных сигналов происходит слишком редко. В результате действий йспь1татёль1Шх нЬа1бдовательностей , поступающих с ГТ на входах и выхо дШ сТЙ1дар«1Ь1Х Ячеек, на которых построен провер емый логический блок 1 прййСХодит случайна смена сигналов, причем, благодар высокой частоте смены наборов в последовательности , генерируемой ГТ за достаточно короткое :врем , на входах каждой из стандартных чеек (СЯ) блока 1 по в тс все наборы сигналов, необходимые дл проверки исправности данной С Я. Сигналы со всех внешних полюсов каждой СЯ с помощью коммутатора 2 через блок усилителей-нормализаторов 3 поступают в м гистральнуго шину 4. Коммутатор 2 последовательно подключаетс к каждой СЯ провер емого блока I. Усилители-нормализаторы 3 имеют высокое входное сопротивление с тем, чтобы не создавать дополнительной нагрузки дл СЯ провер емого блока 1. Дл каждого из типов СЯ, используемых в провер емом блоке 1, в устройстве имеетс отдельный блок проверки стандартных чеек 11, состо щий из блоков уставок 12, на входы которыхш иагистральной шины через схему ИЛИ 17 BfoctynaKif сигналы, сн тые сх входов СЯ провер емого блока 1, а также компаратора 13, сравкиЕэющего сигналь с выходов блока уставок 12 с выходнь1ми сигаалами бЯ провер емого блока I, постушк вдми из магистральной шины 4. Компараторы 13 всех блоков проверки СЯ 11 св заны с блоком ввода-вывода 7, однако в каждый йомснт 1 сигналами с.ботока управлени 16 заблокированы выходы всех кЬмтараторсв 13, кроме того, который принадаежит к блоку проверки 11, соответствующему той СЯ, котора подключена в данный момент через коммутатор 2 к магистральной нпше 4.. Кроме перечисленных элементов в состав блоков проверки стандартных чеек 11, соответствующих СЯ - элементам пам ти (например, ИМС 4ЭТК 551, К1ТК552), вход т блок регистрашш и блок управлени уставками. Назначение зтих блбковоэстойт в защите предлагаемого устройства от ошибок св занных с выработкой ГТ 18 сигналов, вызывающих неопределенные ситуации в провер емом блоке 1. Блок регистрации фиксирует следующие возможные причины неопределенного состо ни СЯ: а У логически некорректнь1й входной сигнал СЯ {например,последоаательность из наборов 00 и И на R и Звходах монолитных триггеров; б) ситал, длительность которого метще порогового значени ,обеспечивающего надежное срабатьтание СЯ. Информаци о ситуаа х типа (б) (такие ситуаций (Сгогут возникать при наличии сост заний , логического риска или неустойчивости в провер емом блоке 1) поступает из временного дискриминатора 5. Сигнал о наличии одной из приведенных выще причин неопределенности поступает в блок управлени эталонами, который анйлизирует сйсго 1ше компг атора. Если имеет Mfecto несовпадение выходных сигналов провер емой и эталонной С Я, вырабатываетс сигнал, который через схему ИЛИ 17 воздействует на эталонную СЯ и переводит ее в то же состо ние, в которое фактически перешла провер ема СЯ. Таким образом, последстви неопределенной ситуации ликвидируютс . Таким же способом уЙ1 йШетйй йачалШа не1 гаредейенность исходного состо ни СЯ в начале проверки: установка эталонной СЯ в Исходное состо ние, в котором находитс провер ема СЯ, производитс по команде с блока управлени 16. Амплитудный дискриминатор 6 фиксирует по вление сигнала, не соотве ствующего зфовню логического пол или единицы. Информаци о номере контакта, где зарегистрирован такой сигнал , вьздаетс оператору через блок ввода-.вывода 7, а проверка приостанавливаетс . Технике-экономическа эффективность устройства определ етс повышением достоверности контрол , обусловленным, прежде всего отсутствием ошибок, св занных с неоиределе1шым состо ни ми объектов контрол . Устройство позвол ет локализовать неисправность с точностью до минимального элемента замены (например, интегральной микросхемы), Применение принципа сравнени с установкой не(54) AUTHORIZATION FOR THE CONTROL OF LOGICAL BLOCKS 36 -yftplSffeftjtt, controlled with an output of amplitudes ShbSdakrishshshatora. The block diagram of the device is shown in the drawing. Device sbder piece 1grover emga logic unit 1, switch 2, block of amplifiers-normalizers 3, magastral shey 4, time. discriminator 5, amplitude discriminator 6, input / output unit 7, input unit 8, print unit 9, control panel 10, standard cell units 1, consisting of setting blocks 12, comparators 13, unit control units 14 and recording units 15, control unit 16, circuit OR 17, test generator 18. The device operates as follows. Test Generator (GT) 18 is a high-speed hederator of pseudo-random codes. Individual GT bits may be masked. This means that the time-constant O or 1 signals arrive at the corresponding Sockets of the connector of the tested L11egic block 1 (informatrix 6 mask numbers 1x and the type of masking constants come from the I / O unit 7). The mask mode is used to reduce the monitoring time in cases when the operation of some circuits under the influence of random signals only happens too rarely. As a result of actions taken from the GTs at the inputs and the output of the DSNTUrrrrrrrrrrrrrrrrrrouting the logical block 1 in the sequence that is being tested, a random change of signals is generated, and due to the high frequency of change of sets in the sequence generated by the rt for quite a short time: at the inputs of each of the standard cells (S) of unit 1, all the signal sets needed to verify the health of the given SE are given in the TC. Signals from all external poles of each SY with the help of switch 2 through the amplifier-normalization unit Atorizers 3 are fed to a mistralnugo bus 4. Switch 2 is connected in series to each sya of inspected unit i. Amplifiers-normalizers 3 have a high input impedance so as not to create an additional load for sya to be inspected by unit 1. for each of the types of sya, used in checked block 1, the device has a separate check block of standard cells 11, consisting of blocks of settings 12, at the inputs of which are the trunk bus through the circuit OR 17 BfoctynaKif signals cleared by the inputs of the CL of the checked block 1, as well as the comparator Section 13 compares the signal from the outputs of the setting block 12 with the output BL of the checked block I, received from the trunk bus 4. Comparators 13 of all the XYA check blocks 11 are connected to the I / O unit 7, however, with 1 signals each c. of the control unit 16, the outputs of all of the blockers 13 are blocked, except for the one that is connected to the test block 11, which corresponds to the SY that is currently connected via switch 2 to the trunk 4, in addition to the listed elements of the standard cell 11 check blocks, tvetstvuyuschih CR - memory elements (e.g., IC 4ETK 551 K1TK552) m registrashsh input unit setpoints and a control unit. The purpose of these security tests is to protect the proposed device against errors associated with the generation of GT 18 signals causing uncertain situations in the tested block 1. The registration block records the following possible causes of an unstable SIA: a Logically incorrect input S signal {for example, a sequence of sets 00 and And on R and Star monolithic triggers; b) the sital, the duration of which is the threshold of the threshold value, which ensures reliable operation of the syringe. Information on situations such as (b) (such situations (they can occur when there is a concurrence, logical risk or instability in the tested block 1) comes from the temporary discriminator 5. The signal about the presence of one of the reasons for the uncertainty given above is sent to the control unit of the standards, which annihilates the compiler sysgo 1. If the Mfecto has a discrepancy between the output signals of the tested and reference systems, a signal is produced which, through the OR 17 circuit, affects the reference S and transforms it into the same state as The checks have passed the checked SY. Thus, the consequences of the uncertain situation are eliminated. In the same way, the junction of the initial state of the syS at the beginning of the check: setting the reference syS to the initial state, in which the checked EM is produced, is performed by a command from the block 16. The amplitude discriminator 6 records the occurrence of a signal that does not correspond to the logical field or unit. Information about the number of the contact where such a signal is registered is returned to the operator through the input block. Ode 7 and check is suspended. Technological and economic efficiency of the device is determined by increasing the reliability of the control, primarily due to the absence of errors associated with the lack of state of the objects of control. The device allows the fault to be localized to within a minimum replacement element (e.g. an integrated circuit), the application of the principle of comparison with the installation