SU647696A1 - Вычислительное устройство - Google Patents
Вычислительное устройствоInfo
- Publication number
- SU647696A1 SU647696A1 SU762435022A SU2435022A SU647696A1 SU 647696 A1 SU647696 A1 SU 647696A1 SU 762435022 A SU762435022 A SU 762435022A SU 2435022 A SU2435022 A SU 2435022A SU 647696 A1 SU647696 A1 SU 647696A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- signal
- modulator
- amplifier
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
1
Изобретение относитс к области электронных вычислитепьных устройств врем -импульсного типа и может быть использовано в вычислительных машинах либо в специализированных вычислител х .
Известны вычислительные устройств , содержащие модул тор, сумматоры , фильтры, задающие генераторы.
Наиболее близким техническим решением вл етс вычислительное устройство , содержащее первый входной модул тор , информационный вход которого соединен с источником сигнала первого сомножител , выход первого входного модул тора через первый усилитель переменного тока соединен с первым входом сумматора и со входом первого выходного фильтра нижних частот, второй входной модул тор, выход которого через второй усилитель переменного тока соединен со входом второго выходного фильтра нижних частот, второй вход сумматора соединен с источником
посто нного напр жени , а выход сумматора подключен к информационному входу широтно-импупьсного модул тора, управл ющий вход которого соединен с выходом задающего генератора и входом блока делени частоты на два, выход широтно-импульсного модул тора соединен со счетным входом триггера, а выход блока делени частоты на два соединен с единичным входом триггера}.
Ош1ако это устройство позвол ет производать лишь две математические операции над входными величинами: перемножение и возведение в квадрат одной из них.
Целью изобретени вл етс расширение функциональных возможностей известного множительного устройства.
Claims (2)
- Поставленна цель достигаетс тем, что устройство содержит ус 1литепь-ог раничитель , дополнительный выходной фильтр нижних частот, два переключат© л на три положени , подвижные контакты которых соединены соответственно с информационным и управл ющим входами второго входного модул тора, первый неподвижный контакт первого переключател на три положени соединен с ИСТОЧНИКОМ сигнапа второго сомножител , второй с выходом первого выходног фильтра нижних частот, а третий - с источником сигнала первого сомножител , первый и второй неподвижные контакты второго переключател на три положени соеданены с управл к цим входом первого входного модул тора и с выходом триггера, выход первого усилител переменного тока соединен с входом усилител -ограничител , выход которого соединен с третьим неподвижным контактом второго переключател и со входом дополнительного выходного фильтра нижних частот. Блок-схема множительного устройства приведена на чертеже. Устройство содержит входной модул тор 1, первый усилитель переменного тока 2, сумматор 3, источник 4 посто нного напр же ни , широтно-импульсный модул тор 5, задакнций генератор 6, блок 7 делени частоты на двч, триггер в второй вход ной модул тор 9, второй усилитель переменного тока 1О, второй фиттьтр ни них частот 11, первый филыр нижних частот 12, двусторонний усилительограничитель 13, переключатели на три положени 14 и 15, дополнительный фильтр 16 нижних частот, источники входных сигналов 17, 18. Устройство может работать в трех режимах. v Режим 1. В этом режиме переключатели 14 и 15 наход тс в положении а, задающий генератор 6 вьфабатьгоа импульсы, которые поступают на вход блока делени частоты на два 7 и одновременно управл ют работой широтно-импульсного модул тора 5, Сигнал с выхода блока делени частот на два 7 устанавливает т зиггер 8 в единичное состо ние. Выходное напр жение триг гера 8 управл ет работой обоих входных модул торов 1 и 9, причем первым (1)-непосредственно, а вторым (9) «юрез замкнутый контакт перек початеп 15. На информацвоцный вход первого входного модул тора 1 соответствующий входной сигнал поступает непосредственно , а на информационный вход второго входного модул тора 9 через замкнутый контакт переключател 14. 6 4 Первый входной сигнал, промодулиро-,,. ванный первым входным модул тором 1 и усиленный первым усилителем переменного тока 2, поступает на вход сумматора 3, на второй вход которого с выхода источника посто нного напр - . жени 4 подаетс напр жение, величина которого выбираетс таким образом , чтобы оно было больше по мопупю максимального значени выходного напр жени первого усилител переменного тока 2. Выходное напр жение сумматора поступает на информационный вход широтно-импульбного модул тора 5. Выходн-ой сигнал широтно-импульсного модул тора 5 представл ет собой последовательность импульсов, длительность которых пропорциональна соответственно сумме и разности первого входного сигнала и величины напр жени источника 4, а период определ етс периодом сигналов задак цего генератора 6. Импульсы с выхода широтно-нмпульсного модул тора поступают на счетный вход триггера 8, который по каждому отрицательному фронту этих импульсов измен ет свое состо ние, причем импульс с выхода блока делени частоты на два 7 при нормальной работе устройства не вызывает изменени состо ни триггера 8, а лишь подтверждает единичное его состо ние в момент прихода этих установочных импульсов. Если же в какой-то момент времени произошел сбой, триггер 8 самопроизвольно изменил свое состо ние, то импульс с выхода блока делени частоты на два 7 вернет все устройство в нужных режимах , т.е. сбой будет автоматически уст-, ранен через промежуток времени, не прев{,ш1ающий врем , равное периодам следовани импульсов от задающего генератора 6. В режиме I выходной сигнал триг гера 8 поступает на управл ющие входы обоих входных модул торов 1 и 9, причем среднее значение за период следовани этого сигнала пропорционально величине первого входного сигнала. Сигнал на выходе первого усилител переменного тока 2 представл ет собой последовательность импульсов, у коюрых амплитуда и средн длительность за период пропорциональны первому входному сигналу. С выхода первого усилител переменного тока 2 сигнал поступает на вход фильтра нижних частот 12, полоса пропускани которого вы-гбираетс так, чтобы сигнал на его выходе представл л собой среднее, значение за период сигнала на выходе первог усилител переменного тока 2. При это предполагаете ,что частота первой гар МОНИКИ этого импульсного сигнала намного больше максимальной частоты первого входного сигнала. В этом случае сигнал на выходе фильтра нижних частот 12 будет пропорционален квадрату величины первого входного сигнала Сигнал на выходе двустороннего усилител -ограничител 13, который своим входом подключен к выходу первого усилител переменного тока 2, представл ет последовательность пр моугольных импульсов с неизменной амплитудой и средней длительностью за период пропорциональной модулю первой входной величины I и, 1 ,, При этом сиг нал на выходе дополнительного фильтра нижних частот 16, удовлетвор ющего пере численные выше требовани , будет представл ть собой двухполупериодное вьтр мление первого входного сигналаU. Таким образом в режиме I предлагаемое устройство позвол ет оотговремен но получить три ВЫХОД1ЫХ сигнала пропорциональных соответственно квадрату первого входного сигнала, произведению первого на второе и модулю первого сигнала. Режим II . В этом режиме переключатели 14 и 15 наход тс в положении б. При этом на информационный вход второго входного модул тора 9 посту- паёт сигнал с выхода фильтра нижних частот 12, который пропорционален квацрату второго входного сигнала. На управл ющий вход второго Bxoftного модул тора 9 поступает так же, как и в режиме I , сигнал с выхода триггера 8, пропорциональный величине первого входного сигнала. При этом на выходе фильтра нижних частот 11 будет действовать сигнал, пропорциональный кубу первого входного сигнала. Остальные блоки устройства работают так же, как в режиме I . Следовательно, в режи ме И предлагаемое устройство позвол ет одновременно получить также три выходных сигнала, пропорциональных соответственно кубу первого входного сигнала, квадрату первого входного сигнала и модулю этого сигнала. Режим III. В этсм режиме переклк чатели 14 и 15 наход тс в положеНИИ с На информационный вход второго входного модул тора 9 при этом поступает первый входной сигнал, а на управл ющий вход-сигнал с выхода двухстороннего усилител -ограничител , пропорциональный модулю первого входного сигнала. При этом на выходе фильтра нижних частот 11 будет действовать сигнал, пропорциональный величине ( ОЧ jnUi; -величина первого входного приИ.О при Hi - О знакова функци прии iO. .Остальные блоки устройства раб отают так же, как в режимах I и II, и на выходах фильтров нижних частот 12 и 16 будут действовать сигналы, пропорциональные соответственно квадрату первого вхошого сигнала и модулю этого сигнала. Использование новых блоков, двухстороннего усилител -ограничител , дополнительного выходного фильтра нижних частот и переключател выгодно отличает предлагаемое вычислительное устройство от указанного прототипа, т. к. при незначительном усложнении аппаратуры расширены функциональные возможности, поскольку предлагаемое устройство позвол ет производить с той же точностью одновременно несколько математических операций над входными величинами, при этом на выходах устройства можно получить сигналы , пропорциональные модулю первого входного сигнала, кубу, величине ( U Jegn-u. Формула изобретени Вычислительное устройство, содержащее первый входной модул тор, ин|формационный вход которого соединен с источником сигнала первого сомножител , выход первого входного модул тора через первый усилитель переменного тока соединен с первым входом Сумматора и со входом первого выходного фильтра нижних частот, второй входной модул тор, выхо; которого через второй усилитель перем -нного тока соединен со входами второго выходного фильтра нижних частот, второй вход сумматора соешшен с. источником посто нного напр жени , а выход сумматора подключён к информационному входуширотно-импупьсного модуп т6р)а, управл юший вход которого соединен с выхойом задающего генератора и входом бпока депени частоты на два, выход шйротно-нмпульсногЬ модул тора соедииеи со счетным входом триггера, а ВМЕОД бпока депени частоты на два соедй аен с единичном входом триггера, отличающеес тем, что с цепью расширени класса решаемых задач, оно содержит усилитепьгограннчигепь , дополнительный выходной фильтр кижних частот два переключател на rfoi поаожени , подвижные контакты которых соединены соответственно с инфорMauttoHHbiM и управл кнцим входами втс рого входаого модул тора,первый неподввжныб контакт- йервотю переключате й на три положэни соединен с исТОЧЦВК0М сигнала второго сомножител , втор&й с выходом первого выходного фильтра нижних частот, а третий - сJLИСТОЧНИКОМ сигнала первого сомножител , первый и второй неподвижные контакты второго переключател на три положени соединены с управл ющим входом первого входного модул тора и с выходом триггера, выход первого усилител переменного тока соединен со входом усилитеп «граничител , выход которого соединение третьим неподвижным контактом второго пере- ючатеп и со входом Дополнительного (ыходного фильтра нижних частот.Источники информации, прин тые во внимание при экспертизе.1,Смолов В. Б. Аналоговые вычислительные машины.Высша школа, М., , с. 337.
- 2.Авторское свидетельство(з-ка №2341587/24,по которой прин то решение о вы даче), к л. Q 06 Q 7/16 1976.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762435022A SU647696A1 (ru) | 1976-12-25 | 1976-12-25 | Вычислительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762435022A SU647696A1 (ru) | 1976-12-25 | 1976-12-25 | Вычислительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU647696A1 true SU647696A1 (ru) | 1979-02-15 |
Family
ID=20688606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762435022A SU647696A1 (ru) | 1976-12-25 | 1976-12-25 | Вычислительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU647696A1 (ru) |
-
1976
- 1976-12-25 SU SU762435022A patent/SU647696A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1285192A (en) | Improvements in pulse width multiplier | |
SU647696A1 (ru) | Вычислительное устройство | |
GB1452791A (en) | Analog computer circuits | |
SU652705A1 (ru) | Преобразователь напр жени -частота | |
SU721829A1 (ru) | Вычислительное устройство | |
SU572792A1 (ru) | Множительное устройство | |
SU739557A1 (ru) | Устройство дл возведени в степень | |
SU721828A1 (ru) | Множительно-делительное устройство | |
SU758177A1 (ru) | Устройство для вычисления относительной разности двух напряжений постоянного тока 1 | |
SU1103244A1 (ru) | Перемножитель низкочастотных сигналов | |
SU739553A1 (ru) | Множительно-делительное устройство | |
SU648976A1 (ru) | Дискретный нуль-орган | |
SU668088A1 (ru) | Преобразователь неэлектрических величин в интервал времени | |
SU982016A1 (ru) | Устройство дл определени приращений напр жени | |
SU955107A1 (ru) | Устройство дл извлечени квадратного корн из разности квадратов двух напр жений | |
SU720707A1 (ru) | Генератор пилообразного напр жени с переменной крутизной | |
SU1014140A1 (ru) | Преобразователь напр жени в интервал времени | |
SU479121A1 (ru) | Устройство дл делени напр жений | |
SU807327A1 (ru) | Интегратор | |
SU934507A1 (ru) | Устройство дл определени коэффициента изменчивости случайного процесса | |
SU832601A1 (ru) | Аналоговое запоминающее устройство | |
SU981900A1 (ru) | Преобразователь фазового угла в напр жение | |
SU533935A1 (ru) | Устройство дл умножени | |
SU577538A1 (ru) | Устройство дл делени напр жений | |
SU1689860A1 (ru) | Нереверсивный счетчик электрической энергии |