SU640371A1 - Запоминающее устройство на регистрах с зар довой св зью - Google Patents

Description

1

Изобретение относитс  к области полу .фоводниковых интегральных схем (ИС) и может быть использовано при создадии запоминающих устройств на приборах с зар довой св зью (ПЗС).

Известен последовательный трехфазный сдвиговый регистр (СР) с зар довой св зью 1.

Известный СР не допускает построени  достаточно длинных цепочек, состо щих из большого количества последовательных ПЗС-элементов, вследствие возрастани  потерь зар да при передаче. При построении ЗУ и ПЗС это существенно снижает степень интеграции из-за необходимости включени  элементов восстановлени  информации че,рез определенное количество последовательных ПЗС.

Указанный недостаток устранен в СР последовательно-параллельно - последовательного типа . Устройство  вл етс  наиболее близким известным техническим решением к данному изобретению.

Оно содержит входной и выходной последователъные трехфазные сдвиговые регистры , управл ющие входы которых соединены с выходами соответствующих фаз генератора тактовых импульсов, и информационную матрицу.

Недостатком поеледовательно-параллелько-последовательного СР с зар довой св зью  вл етс  усложнение схем тактовых генераторов, обусловленное необходимостью нарушени  регул рности следовани  высокочастотных тактовых импульсов, и как следствие этого - снижение надежности запоминающего устройства на ПЗС.

Целью изобретени   вл етс  повышение надежности устройства.

Дл  этого в запоминающее устройство на регистрах с зар довой св зью введены скрытые затворы, МДП-транзисторы в цеп х управлени  третьей фазы входного регистра и разделительные затворы, причем истоки МДП-транзисторов соединены с соответствующими скрытыми затворами, стоки подключены к выходу второй фазы генератора тактовых импульсов, а затворы соединены с соответствующей фазой генератора тактовых импульсов и с разделительными затворами, включенными между входным регистром и информационной матрицей .

На фиг. I изображена схема запоминающего устройства (дл  о-пределенности показан СР, содержащий четыре столбца (N6 4) и одиннадцать строк (длина внутренней матрицы - три бита); на фиг. 2 -

структура входного СР (в разрезе, выделен участок, соответствующий одному биту); на фиг. 3 - временные диаграммы тактовых импульсов; на фиг. 4-временные диаграммы высокочастотных тактовых импульсов и низкочастотных разделительных импульсов (в увеличением масштабе).

Входной последовательный трехфазный сдвиговый регистр состоит из затворов 1 - 11. На входе его расположены входна  диффузионна  область 12, проводимость всех диффузионных областей противоположна проводимости подложки 13, и входной затвор 14, с помощью которых осуществл етс  ввод информации в запоминающее устройство. Каждый ПЗС - элемент третьей фазы входного регистра 14 помимо затворов 3, 6, 9, подключенных к генератору тактовых импульсов, содержит скрытый затвор 15, 16, 17. Сэдрытый затвор соединен с истоком соответствующего МДПтранзистора 18, 19, 20. Стоки этих МДПтранзисторов подключены к выходу второй фазы Фг генератора тактовых импульсов, а затворы - к генератору низкочастотных импульсов Фар.

Выходной трехфазный сдвиговый последовательный регистр образован разделительными затворами 21-30. На выходе расположены выходной затвор 31 и выходна  диффузионна  область 32, с помощью которой осуществл етс  вывод информации из СР запоминающего устройства.

Внутренн   информационна  матрица запоминающего устройства состоит из затворов 33-64, образующих параллельные каналы передачи информации 33-40, 41-48, 49-56, 57-64. Между матрицей и входным и выходным последовательными регистрами расположены разделительные затворы 65-76, управл емые низкочастотными разделительными импульсами Oip, Фар дл  определенности рассматриваютс  ПЗС с каналом л-типа (в р-канальных приборах все напр жени  - отрицательные). Применение разделительных затворов позвол ет при обеспечении непрерывного режима работы СР (без остановок высокочастотных тактовых генераторов Фь Фг, Фз) иопользовать дл  управлени  внутренней матрицей «стандартные трехфазные тактовые импульсы низкой частоты Фиь Ф2м, Фзм с

/ 7м длиной плоской части ( и пологими

фронтами, «слабо синхронизированные с высокочастотными тактовыми импульсами Фь Ф2, Фз («жестка  синхронизаци  требуетс  лишь дл  разделительных имоульсов Ф1Р, Фар). За счет этого существенно уменьшаютс  потери зар да при передаче во внутренней матрице и ослабл ютс  требовани  к быстродействию генераторов низкочастотных импульсов Фш, Ф2м, Фзм, нагруженных на значительно большие емкости по сравнению с остальными тактовыми генераторами. Дл  исключени  паразитных св зей между параллельными каналами внутренней матрицы через затворывходного и выходного регистров ширина затворов второй и третьей фаз Фг, Фз входного регистра и первой фазы Ф1 выходного регистра увеличена по сравнению с остальными .

Входной регистр работает следующим

образоМ.

В интервалах между циклами обмена зар дами perHcipOiB с матрицей, когда разделительный импульс Ф1р отсутствует, разделительные затворы 65-68 и МДП-транзисторы 18-20, подключенные к скрытым затворам 15, 16, 17, закрыты. При этом скрытые затворы работают в «плавающем режиме, т. е. передают изменени  потенциала , приложенные к тактовым электродам третьей фазы Фз 3, 6, 9, а входной регистр работает как обычный трехфазный последовательный СР.

С поступлением в момент времени / разделительного импульса Ф1р МДН-транзисторы 18-20 открываютс , подключа  скрытые затворы 15, 16, 17 к генератору тактовых импульсов второй фазы Ф2- Ноэтому с окончанием имлульса Фа (момент времени tz) напр жени  на затворах второй фазы 2, 5, 8, 11 и на скрытых затворах 15, 16, 17 снижаютс  до уровн  f/н, и зар довые пакеты, хранившиес  под затворами второй фазы входного регистра 2, 5, 8, 11, передаютс  под разделительные затворы 65-68 и соответствующие электроды внутренней матрицы, образованной затворами 33, 41, 49, 57.

Но окончании импульса Фз (момент времени tz) напр л ение на скрытых затворах остаетс  равным и„, так как подключенные к ним МДН-транзисторы по-прежнему открыты . Наконец, с окончанием разделительного импульса Ф1р (момент 4) разделительные затворы 65-68 закрываютс , изолиру  внутреннюю матрицу от входного регистра, а скрытые затворы оп ть перевод тс  в «плавающий режим. Таюим образом , входной регистр продолжаетработать

как обычный последовательный СР (вследствие задержки заднего фронта импульса Ф1р относительно заднего фронта импульса Фз потенциалы «плавающих скрытых затворов в отсутствие импульса Фз рави ютс  , где UQ - пороговое напр жение МДН структуры, тем самым обеспечиваетс  начальное обеднение подложки под скрытыми затворами, аналоличное остальным затворам). Использование отдельного

МДП-транзистора дл  каждого скрытого затвора позвол ет увеличить потенциалы «плавающих скрытых затворов во врем  действи  импульса Фз, вследствие уменьшени  нагрузочных емкостей, подключенных

к ним.

Применение во входном регистре скрытых затворов, соединенных с тактовым генератором через МДП-транзисторы, позвол ет управл ть им с по-мощью «стандартных трехфазных тактовых импульсов с неизменными фазовъши соотношени ми между ними (которые аналогичны тактовым импульсам в обычных последовательных СР). За счет этого существенно упрощаютс  схемы тактовых генераторов дл  последовательно - параллельно - последовательных СР с зар довой св зью и, следовательно , повышаетс  надежность запоминающего устройства на ПЗС.

Claims (2)

1.Зарубежна  электронна  техника № 13, 1972, с. 4.

2.Зарубежна  электронна  техника ЛЬО, 1975, с. 44.

;;и:- о1

Ф,„ о

. о Ф,

; г f;l

г .. I/о

; 5 7 -/-

,., 1

M II, ,

0)

j«

ФчгЗ