SU640289A1 - Устройство дл сжати данных - Google Patents

Description

пам ти, первый и второй выходы которого соединены соответственно с первыми входами первого и второго интеграторов, третий выход блока управлени  подключен к третьим входам первого и второго и второму входу третьего блока пам ти, четвертый и п тый выходы блока управлени  соединены соответственно с первым входом четвертого и первыми входами п того блоков пам ти, первый выход последнего из которых подключен к второму входу четвертого блока пам ти, выход которого соединен со вторым входом аналого-цифрового преобразовател , п тый выход первого блока пам ти подключен к второму входу первого интегратора, третий вход которого соединен с первым входом третьего блока пам ти, выход подключен через блок вычислени  экспоненты к первому входу шестого блока пам ти и к третьему входу блока управлени , второй выход третьего и шестой выход первого блока пам ти соединены соответственно со вторым и третьим входами второго интегратора, седьмой выход первого блока пам ти подключен к второму входу п того блока пам ти , второй выход которого и выход седьмого блока пам ти соединены со входами сумматора, выход которого подключен к третьему входу п того блока пам ти и к четвертым входам блока управлени  и второго интегратора, выход которого через второй блок вычислени  экспоненты соединен с первым входом второго блока сравнени , восьмой выход первого блока пам ти через второй блок вычислени  коэффициентов подключен к п тому входу блока управлени  и к первому входу блока делени , выход которого соединен со вторым входом второго блока сравнени  и с шеетым входом блока управлени , п тый выход которого подключен к второму входу шестого блока пам ти, выход которого соединен со вторым входом блока делени , первый и второй выходы второго блока сравнени  подключены к седьмому и восьмому входам блока управлени , шестой выход которого соединен со входом блока опроса датчиков.

На чертеже представлена блок-схема предлагаемого устройства.

Оно содержит первый блок пам ти 1, блок выделени  аргумента 2, блок логарифмировани  3, блок умножени  4, второй блок пам ти 5, первый блок выделени  коэффициентов 6, третий блок пам ти 7, первый интегратор 8, блок вычислени  экспоненты 9, шестой блок пам ти 10, блок управлени  И, седьмой блок пам ти 12, сумматор 13, второй интегратор 14, п тый блок пам ти 15, блок вычислени  экспоненты 16, первый блок сравнени  17, второй блок вычислени  коэффициентов 18, блок делени  19, второй блок сравнени  20, четвертый блок пам ти 21, аналого-цифровой преобразователь (АЦП) 22, блок опроса датчиков 23, выходной блок 24.

Устройство работает следующим образом .

Из блока пам ти 1, в котором содержатс  численные значени  функции погрешности на всем диапазоне изменени  замеренных сигналов, величина диапазона (xi х), число узлов информационной сетки - 32, последовательности натуральных чисел от 1 до 32, константа 0,5 поступают значени  Xi, Xz, Л(х} в блок 2, значени  Xi, х. в блок 6 и значени  х в блок 15. В блоке 6

рассчитываетс  значение и там же

Xi

запоминаетс , в блоке 2 вычисл етс  значение . , , оно поступает в блок 3 и

Д()

х - х

1п| там вычисл етс  значение

AW

которое поступает в блок 4, в котором оно умножаетс  на . Одновременно с

.«2 Xi

1

X - KI

передачей значени -In

в

х - х I Д (Jc) блок 5, оно поступает в блок 11, после чего управл ющий сигнал из блока И поступает в блок 1, а из блока 1 на вход блока 17 поступает текущее значение А(%) и 0. Если Д(л:)0, то идет вычисление и запоминание следующего численного значени  подынтегральной функции дл  нового значени  А(д;), в противном случае блок 11 управл ющим импульсом воздействует на блоки 1, 5, 7 так, что при этом из блока 1 на вход интегратора 8 поступают значени  нижнего и верхнего предела интегрировани  ;Ci и x-i соответственно, из блока 5 - значение подынтегральных функций, из блока 7 - значение приращений к аргументам .

Вычисленное в блоке 8 значение интеграла

1

.2 -

dx

1п

ДМ у

Хг - Х

поступает в блок 9, где вычисл етс  значение

/ -i-In V-,

J Д(.ДГ)

это значение запоминаетс  в блоке 10 и одновременно оно отправл етс  в блок 11, управл ющий сигнал которого воздействует на блок 1 таким образом, что из него в блок 18 поступают первый член натуральной совокупности (1-32), константы 32 и 0,5 и блок 18 рассчитывает значение

32

г , которое поступает в блок 19 и в

1

блок и, который управл ющим импульсом

воздействует на блок 10 и значение эффективной точности поступает на второй вход блока 19, с выхода которого значение g(l-0,5)/32 поступает на вход блока 20 и блок 11, который управл ющим импульсом воздействует на блок 15 таким образом, что из блока 15 поступает значение нижнего предела интегрировани  Xi на вход блока 13, на второй вход которого посто нно подаетс  маленькое положительное приращение S, размер которого имеет величину

пор дка --- . В блоке 13 значени  Xi

О

и б суммируютс  и результат запоминаетс  в блоке 15 вместо старого значени  Xi, а также поступает на вход интегратора 14 и на вход блока И, который посылает управл ющие импульсы в блоки 1, 5, 7, при этом из блока 1 на вход интегратора 14 поступает значение х, из блока 5 - значение подынтегральной функции, из блока 7 - значени  приращени  аргумента Ах. Вычисленные значени  интеграла поступают в блок 16, где рассчитываетс 

УЗ

Ini

dx. Д(л)

Xz-Xi

Это значение поступает на второй вход блока сравнени  20, если это значение больше или равно, чем сигнал, поданный на первый вход блока сравнени  20, то в блок 11 поступает сигнал, согласно которому блок 11 посылает управл ющие импульсы в блок 1 и в блок 15. При этом из блока 15 значение верхнего предела интеграла пересылаетс  в блок 21, а из блока 1 на оба входа блока 17 подаютс  значени  текущего члена натуральной последовательности (1-32) и константа 32.

Если они совпадают, то блок 11 двум  управл ющими импульсами воздействует на блоки 21 и 23 и при этом рассчитанные параметры пересылаютс  в АЦП 22, а из блока 23 поступают сигналы с датчиков измерений . Эти сигналы кодируютс  и засылаютс  в блок выхода 24. Если же сигналы, поданные на вход сравнени  17, не совпали , то блок 11 управл ющим сигналом воздействует на блок 1 так, что с выхода его на вход блока 18 поступает следующее значение натуральной последовательности и начинаетс  этап расчета следующего параметра информационной сетки.

Если на выходе блока 20 оказалось, что сигнал от блока 16 меньще сигнала от блока 19, то блок И управл ющим импульсом так воздействует на блок 15, что хран щеес  там значение верхнего предела интегрировани  поступает на вход блока 13 и повтор етс  этап вычислени  нового значени  эффективности точности g(y) уже на несколько увеличенном отрезке, i, е. дл 

Z/ г/пред + б.

В устройстве дл  сжати  данных высока  точность сжати  достигаетс  при длине кода, равной 8 бит, в предлагаемом - при длине кода, равной 5 бит, что на 37,5% экономит объем запоминающего устройства .

Claims (2)

1.Авторское свидетельство СССР № 435552, кл. G 08С 19/16, 24.11.72.

2.Авторское свидетельство СССР № 387414, кл. G 08С, 18.11.69.