SU636812A1 - Synchronizing device woth phase-wise frequency automatic tuning - Google Patents
Synchronizing device woth phase-wise frequency automatic tuningInfo
- Publication number
- SU636812A1 SU636812A1 SU762322310A SU2322310A SU636812A1 SU 636812 A1 SU636812 A1 SU 636812A1 SU 762322310 A SU762322310 A SU 762322310A SU 2322310 A SU2322310 A SU 2322310A SU 636812 A1 SU636812 A1 SU 636812A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulse
- phase
- output
- input
- signal
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ С ФАЗОВОЙ АВТОПОДСТРОЙКОЙ(54) SYNCHRONIZATION DEVICE WITH PHASE AUTO CONSTRUCTION
ЧАСТОТЫ хоДЬв второго формировател импульсов и соответствующий выход переключател импульсных сигналов, При этом выход элемента И через первый формирователь импульсов подключен соответственно к установочному и синхронизирующему входам дополнительного генератора частоты, к управл ющему входу которого подключен вьоход фильтра нижних частот. Информационный вход дополнительного переключател через селектор импульсов соединен с соответствующим входом переключател импульсных сигналов и первого формировател импульсов, а второй выход второго фор мировател импульсов подключен к другому управл ющему входу дополнительного переключател . На чертеже приведена функциональна электрическа схема предложенного устройст ва. Устройство синхронизации с фазово автоподстройкой частоты содержит опо ный генератор 1, последовательно сое диненные делитель частоты 2, фазовый детектор 3 и фильтр 4 нижних частот, а также обнаружитель 5 перерывов св зи, один из входов и выход которого соответственно соединены с соответствующим выходом и входом: переключател 6 импульсных сигналов. Устройство содержит также два формировател импульсов 7 и 8, причем выход пер вого формировател импульсов 7 подключен к установочному входу делител частоты 2, выход к6то{эого подключен ко входу второго формировател импульсов 8. В устройство вход т дополнительный генератор частоты 9, детектор расфазировани 10, дополнительный тергаключатель 11 , элемент И 12 и селектор импульсов 13. Выход опорного генератора 1 подключен ко входу дополнительного переключател 11, между первым выходом и одним из управл ющих входов которого включен обнаружитель перерывов св зи 5. Второй выход дополнительного переключател И подключен к другому входу фазового детектора 3, к одному из входов элемента И 12, к другому входу которого подключен один из выходов детектора расфазировани 10. Ко входам детектора подключен соответственно второй выход дополнительного переключател 11, один из выходов второго формировател импульсов 8 и соответствующий выход переключате л импульсных сигналов 6. Выход элемента И 12 через первый формирователь импульсов 7 подключен соответственно к установочному и синхронизирующему входам дополнительного генератора частоты 9, к управл ющему входу которого подключен выход фильтра нижних частот 4. Информационный вход дополнительного переключател 11 через селектор импульсов 13 соединен с соответствующим входом переключател импульсных сигналов 6 и первого формировател импульсов 7, а второй выход второго формировател импульсов 8 подключен к другому управл ющему входу дополнительного переключател 11. Устройство работает следующим образом . Устройство управлени задает четь-ре различных режима работы, определ емые сочетани ми логических уровней сигналов М и Н обнаружител перерывов св зи 5 и детектора расфазировани 10, приведенных в таблице.FREQUENCY ITS of the second pulse generator and the corresponding output of the pulse signal switch. At the same time, the output of the AND element is connected to the installation and synchronizing inputs of the additional frequency generator, to the control input of which the low pass filter is connected to the control input of the first pulse generator. The information input of the additional switch is connected via the pulse selector to the corresponding input of the pulse switch and the first pulse shaper, and the second output of the second pulse generator is connected to another control input of the additional switch. The drawing shows a functional electrical circuit of the proposed device. The synchronization device with phase-locked loop contains an oscillator 1, successively connected frequency divider 2, phase detector 3 and low-pass filter 4, as well as a detector of 5 communication interruptions, one of the inputs and the output of which are respectively connected to the corresponding output and input: switch 6 pulse signals. The device also contains two pulse makers 7 and 8, with the output of the first pulse maker 7 connected to the setup input of frequency divider 2, the output is 6th {which is connected to the input of the second pulse maker 8. The device includes an additional frequency generator 9, the dephasing detector 10, additional thermal switch 11, element 12 and pulse selector 13. The output of the reference generator 1 is connected to the input of the additional switch 11, between the first output and one of the control inputs of which is turned on interrupts communication 5. The second output of the additional switch AND is connected to another input of the phase detector 3, to one of the inputs of the element 12, to the other input of which is connected one of the outputs of the dephasing detector 10. The second output of the additional switch 11 is connected to the inputs of the detector, one of the outputs of the second pulse generator 8 and the corresponding output of the switch pulse signals 6. The output element And 12 through the first driver of the pulses 7 is connected respectively to the installation and synchronization to the input inputs of the additional frequency generator 9, to the control input of which the output of the low-pass filter 4 is connected. The information input of the additional switch 11 is connected via the pulse selector 13 to the corresponding input of the pulse signal switch 6 and the first pulse driver 7, and the second output of the second pulse driver 8 is connected to another control input of the additional switch 11. The device operates as follows. The control unit specifies four different operating modes, determined by the combination of the logical levels of the M and H signals, the interruption detector 5, and the dephasing detector 10 shown in the table.
В режимах А, В на вход фазового детектора 3 подаетс сигнал опорного генератора 1 с частотой, равной номинальной частоте следовани импульсов принимаемого сигнала. В режиме А происходит принудительна синхронизаци колебаний дополнительного генератора частоты 9 сигналом опорного генератора 1, что приводит к мгновенному равенству их частот с последующей подстройкой разности фаз колебаний. .После завершени подстройки фаз устройство работает в режиме В, с фазовой синхронизацией.In modes A, B, the input of the phase detector 3 is supplied with a signal from the reference generator 1 with a frequency equal to the nominal pulse frequency of the received signal. In mode A, the oscillations of an additional frequency generator 9 are forced to synchronize with the signal of the reference generator 1, which leads to an instant equality of their frequencies with the subsequent adjustment of the phase difference of the oscillations. .After completing the phase adjustment, the device operates in B mode, with phase synchronization.
В режимах С и D на вход фазового детектора 3 подаетс принимаемый сигнал . В режиме С используетс принудительна синхронизаци дл практически мгновенного приведени частоты дополнительного генератора частоты 9 к частоте принимаемого сигнала и ликвидации разности фаз их колебаний. После завершени подстройки фаз устройство переходит в режим D фазовойIn modes C and D, the received signal is applied to the input of phase detector 3. Mode C uses forced synchronization to almost instantly bring the frequency of the additional frequency generator 9 to the frequency of the received signal and eliminate the phase difference of their oscillations. After completion of the phase adjustment, the device enters the D phase mode.
синхронизации, хпрактеризуемый повышенной помехоустойчивостью.synchronization, characterized by increased noise immunity.
В исходном состо нии (режим А) уровни логических сигналов М и И имеют единичные значени . Сигнал опорного генератора 1 через дополнительр1ый переключатель 11 поступает на вход фазового детектора 3 и через элемент И 12 на первый формирователь импульсов 7. Импульсом первого формировател импульсов 7 происходит сброс колебаний дополнительного генератора частоты 9, а задержанным импульсом производитс запуск колебаний дополнительного генератора частоты 9 и необходима установка делител частоты 2. В результате такой принудительной синхронизации происходит мгновенное приведение частоты дополнительного генератора частоты 9 к частоте опорного генератора 1.In the initial state (mode A), the levels of the logical signals M and I have single values. The signal of the reference generator 1 through an additional switch 11 is fed to the input of the phase detector 3 and through the element 12 to the first pulse shaper 7. The pulse of the first pulse shaper 7 resets the oscillations of the additional frequency generator 9, and the delayed pulse starts the oscillations of the additional frequency generator 9 and is necessary setting frequency splitter 2. As a result of this forced synchronization, the frequency of the additional frequency generator 9 instantaneously occurs the frequency of the reference generator 1.
Несмотр на указанное выше приведение частот, информаци о расстройке частот не исчезает, а трансформируетс в соответствующую разность фаз колебаний . Эта разность Фаз преобразовываетс фазовым детектором в пропор .циональное напр жение. После окончани процесса подстройки фаз устройство переходит в режим в фазовой синхронизации .Despite the above mentioned frequency reduction, the frequency detuning information does not disappear, but is transformed into the corresponding phase difference of the oscillations. This phase difference is converted by the phase detector into a proportional voltage. After completion of the phase adjustment process, the device enters the phase synchronization mode.
Допустим, что принимаемый сигнал содержит маркерный импульс (МИ) с периодом следовани пТа (где п-целое число), отличающийс от сигнальных импульсов каким-либо признаком, с помощью которого он выдел етс селектором импульсов 13. Тогда сигнал на выходе селектора импульсов совпадает по времени со следующим за ним сигнальным импульсом. Сигнал, воздейству на дополнительный вход первого формировател импульсов 7, вызывает по вление на его выходе первого импульса длительностью -v Та/2 , которым на врем между моментами ij и tg блокируютс колебани дополнительного генератора частоты 9.Suppose that the received signal contains a marker pulse (MI) with a pT following period (where n is an integer), differing from the signal pulses by any sign by which it is selected by the pulse selector 13. Then the signal at the output of the pulse selector coincides in time with the next signal pulse. The signal, acting on the auxiliary input of the first pulse generator 7, causes the appearance at its output of the first pulse of duration -v Ta / 2, which by the time between the moments ij and tg blocks the oscillations of the additional frequency generator 9.
В момент времени t импульсом первого формировател импульсов 7 происходит установка сигнала делител частоты 2 и запуск колебаний дополнительного генератора частоты 9.At time t, the pulse of the first pulse generator 7 sets up the signal of the frequency divider 2 and starts the oscillations of the additional frequency generator 9.
Второй формирователь импульсов 8 открывает дополнительный переклютель 11 только в течение длительности импульсов, совпадающих с сигнальными. Благодар такой временной селекции резко уменьшаетс прохождение помех на фазовый детектор 3. Дальнейша принудительна синхронизаци дополнительного генератора частоты 9 происходит селектированными импульсами с выхода дополнительного переключател 11, прошедшими элемент И 12, - пок не произойдет подстройка разности фазThe second pulse shaper 8 opens the additional switch 11 only for the duration of the pulses coinciding with the signal ones. Due to such a time selection, the passage of noise to the phase detector 3 is sharply reduced. A further forced synchronization of the additional frequency generator 9 occurs by selected pulses from the output of the additional switch 11, passed through element 12, and the phase difference will not be adjusted
Подстройка происходит начина с момента времени ig , и на выходе детектора расфазировани 10 по вл ютс The adjustment starts from the moment ig, and at the output of the dephasing detector 10,
импульсы нулевого уровн сигнала Н. С момента времени i начинаетс режим D .the zero-level pulses of signal N. From time i, mode D begins.
Дл того чтобы маркерный импульс не вызывал переход из режима D в режим С, в селекторе импульсов 13 предусматриваетс отключение его выхода от первого формировател импульсов 7 при работе устройства в режиме .In order for the marker pulse not to cause a transition from mode D to mode C, the pulse selector 13 is designed to disable its output from the first pulse driver 7 when the device is in mode.
Если принимаемый сигнал не содержит в своем составг ми, вход переключател импульсных сигналов 6 соедин 0 етс с шиной 14 непосредстве 1но. При этом переход из режима В в режим С осуществл етс по любому импульсу (сигнала или помехи) на шине 14. Если переход был вызван импульсом помехи, If the received signal does not contain in its composition, the input of the switch of the pulse signals 6 is connected to the bus 14 directly. In this case, the transition from mode B to mode C is carried out on any pulse (signal or interference) on bus 14. If the transition was caused by an interference pulse,
S то после проведени обнаружителем перерывов св зи 5 необходимого анализа селектируемой смеси сигнала с помехой вырабатываетс сигнал на переход в режим А. Если же переход был вызван S then, after the detector interrupts communication 5, of the necessary analysis of the selected signal mixture with interference, a signal is generated for the transition to mode A. If the transition was caused
0 сигналом, то устройство перейдет в режим D.0 signal, the device will go into mode D.
Предложенное устройство дает выигрыш во времени вхождени в синхронизм в 25 раз. Теоретический выигрыш The proposed device gives a time lapse of 25 times. Theoretical gain
5 во времени в полосе захвата и эффективной полосе шумов может достигать двух пор дков.5 in time in the capture band and the effective noise band can reach two orders of magnitude.
При средней частоте импульсов помехи в принимаемом сигнале 10 кГц With an average frequency of impulses, interference in the received signal is 10 kHz
0 предельна фазова ошибка устройства не превышает ± 0,9 мкс, что подтверждает высокие сглаживающие свойства устройства.0 The device phase error limit does not exceed ± 0.9 μs, which confirms the high smoothing properties of the device.
Врем синхронизма при наличии по5 мех увеличиваетс менее чем в два раза . Техническа эффективность предложенного устройства заключаетс в получении синхронных и синфазных с принимаемым сигналом колебаний, имеющих малую фазовую ошибку от импульсных по0 мех и малое врем восстановлени синхронизма .The synchronism time in the presence of pooch fur is less than doubled. The technical efficiency of the proposed device consists in obtaining synchronous and in-phase oscillations with the received signal, which have a small phase error from pulsed mechanics and a short synchronization recovery time.
Первый фактор повьаиает точность и помехоустойчивость систем передачи информации, а малое врем восстановлени синхронизма уменьшает веро т5 50 55 ность потери информации при срыве синхронизма в кратковременном перерыве св зи.The first factor enhances the accuracy and noise immunity of information transmission systems, and a short synchronization recovery time reduces the probability of information loss in the event of a synchronization failure in a short interruption of communication.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762322310A SU636812A1 (en) | 1976-02-09 | 1976-02-09 | Synchronizing device woth phase-wise frequency automatic tuning |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762322310A SU636812A1 (en) | 1976-02-09 | 1976-02-09 | Synchronizing device woth phase-wise frequency automatic tuning |
Publications (1)
Publication Number | Publication Date |
---|---|
SU636812A1 true SU636812A1 (en) | 1978-12-05 |
Family
ID=20648213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762322310A SU636812A1 (en) | 1976-02-09 | 1976-02-09 | Synchronizing device woth phase-wise frequency automatic tuning |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU636812A1 (en) |
-
1976
- 1976-02-09 SU SU762322310A patent/SU636812A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4005479A (en) | Phase locked circuits | |
CA1088636A (en) | Fast master-oscillator lock-up | |
SU636812A1 (en) | Synchronizing device woth phase-wise frequency automatic tuning | |
US4771442A (en) | Electrical apparatus | |
SU1663768A1 (en) | Phase-locked loop frequency control device | |
SU611286A1 (en) | Device for automatic phase tuning of frequency | |
SU919126A2 (en) | Device for synchronizing binary signals | |
SU741478A2 (en) | Device for synchronizing discrete information | |
SU1007202A1 (en) | Frequency synthesizer | |
SU882009A2 (en) | Device for discrete automatic phase locking of clock pulses | |
SU777882A1 (en) | Phase correcting device | |
SU1192177A1 (en) | Redundant pulser | |
SU661842A1 (en) | Phase-manipulated pseudo-random signal receiver | |
SU1107312A1 (en) | Synchronizing device | |
SU1073895A2 (en) | Clock period synchronization device | |
SU943633A1 (en) | Quantum time and frequency standard | |
SU991364A2 (en) | Calibrated time interval generator | |
SU1141581A1 (en) | Device for automatic control of phase of clock pulse | |
SU1525930A1 (en) | Device for receiving relative bi-pulse signal | |
SU1713102A1 (en) | Phase-lock loop | |
SU741441A1 (en) | Pulse synchronizing device | |
SU1164882A2 (en) | Device for synchronizing receivers | |
SU557508A1 (en) | Digital coherent demodulator of relative phase modulation signals | |
SU798623A1 (en) | Measuring phase-locked transducer | |
SU1510080A1 (en) | Digital frequency synthesizer |