SU635624A1 - Счетчик с регулируемым коэффициентом пересчета - Google Patents

Description

счетчик, выходы разр до-в которого подключены :ко входам дополнительного триггера , дополнительный триггер, шины данных управлени  коэффициентом иересчета , -в каждый разр д синхронного двоичного счетчика введен элемент И-ИЛИ с трем  структурами И, пр мой гвыход три1ггера р азр да еоедИНен с .первыми входамл первой и второй структуры И, инверсный выход триггера -разр. да саедиг еи с первым входом третьей структуры И, соответствующа  шипа данных унравлени  коэффициентом пересчета соединена со вторым входом второй структуры И, соответствующа  шина инверсных даииых - со вторым входом третьей структуры И, пр мой выход дополнительного триггера соединен со вторыми входами первых структур И всех разр дов, а инверсный выход дополнительного триггера - с третьими входами третьих структур И всех разр дов.

На чертеже (ириведсна схема -предлагаемого счетчика.

Счетчи к с регулируемым коэффициентом .пересчета состоит из синхронного двоичного счетчика, каждый разр д которого содержит //(-триггер / и элемент И-ИЛИ 2 с трем  структурными И, из доиолнительного //(-триггера 3 и шин управлени  коэффициентом пересчета 4.

Выходы элементов И-ИЛИ 2,  вл ющиес  выходами разр дов синхронного счетчика, соединены €0 .входами дополнительного триггера 3. В каждом разр де .пр мой ВЫХОД //(-триггера / еоединен с первыми входами первой и второй структуры И элемента И-ИЛИ 2, инверсный выход //(-триггера / соединен с первым входом третьей структуры И. Соответствующа  данному разр ду шина унравлени  коэффициентом пересчета 4 соединеиа со вторым входом второй структуры И, а ее инверси  - со BTOipbiM входом третьей структуры И, пр мой выход дополнительного триггера 3 соединен со вторыми входами первых структур И элементов И-ИЛИ .всех разр дов, а инверсный выход дополн.ительиого триггера 3 соединен е третьим входом третьих етруктур И элементов И-Р1ЛИ всех разр дов.

Устройство работает следующим образом .

В исходном состо нии на пр л-гых выходах триггеров / и 3: Qb Q2/ Qz, Qi - наход тс  «нуль, а коэффициент пересчета 2(/(+1) вводитс  путем установки двоичного .кода числа К н-а в.ходах шин управлени  коэффищиеито.м пересчета 4.

.При этом .потенциалы на пр мом п инверсном выходах Q4 и Q4 дополнительного тригге|ра 3 и шинах уиравлени  коэффициеитом пересчета 4 «разрешают пр мой выход триггера / и «запрещают инверсный выход или «разрешают инверсный -выход

ФПИГГРПЯ / И «ЧЯППРГИЯТПТ ППЯМОЙ BIilXOI.

Элементы И-ИЛИ 2 коммутируют триггеры / 1ИО «разрешенным выходам .по схеме сиихроппого двоичного счетчика. На выходах счетчика с регул.ируемым коэффициентом пересчета, т. е. на выходах элементов .И 2 находитс  число 7 - К в двоичном коде - .начальное состо ние (дл  случа  трех триггеров /). Иосле прихода /(-го счетного импульса на «разрешенных выходах триггеров / и па выходах элементов И-ИЛИ 2 наход тс  «единицы. После прихода /(j-i счетного импульса переключаютс  -все триггеры У и 3 и триггер 3 своим «едииичным потенциалом на ир .мом выходе 4 «разрешает пр .мые выходы Qi-Q3 триггеров / и «запрещает инверсные QI-Qs- В это врем  па пр мых .выходах триггеров / QI-Qa находитс  число 7-/(в двоичном коде. Элементы И-ИЛИ 2 коммутируют триггеры / ио пр мым выходам QI-Qs но схеме сиихронного двоичного счетчика .и иа вы.ходах элементов И-ИЛИ 2 находитс  число 7-К в двоичном коде- иачальное состо ние. После ирихода 2К+И

го счетного им.пульса иа лр мых выходах триг.геров } Е 3 и иа выходах .комм-утирующих схем наход тс  «единицы. После .прихода 2/(+2 счетного имнульса триггеры / и 3 переключаютс  в состо ние «нуль -

исходное состо ние. При это.м по выходу Qi ведетс  пересчет на 2, а по выхода.м элементов ИЛИ 2 и триггера 3 Q-i ведетс  лересчет па 2(/(+1).

Предельна  частота иоступлепи  счетных импульсов на вход быстродействующего счетчика

.1

1

где /1-предельна  частота синхронного двоичного счетчика на //(-триггер.ах; 1 - задерж.ка сигнала на элементе И-ИЛИ.

Исцользоваиие предлагаемого счетчика в схемах цифровых устройст(в позволит повысить быстродействие этих устройств.

Claims (2)

1.Каталог «Signetics digital, linear, MOS Applications, 1974, с. 3-91, фиг. 27.

2.Гутников В. С. Интегральна  электроника в измерительных цриборах. Л., 1974, с. 86, рнс. 43.

J

G,