SU633037A1 - Устройство дл моделировани системы автоматического регулировани с запаздыванием - Google Patents

Устройство дл моделировани системы автоматического регулировани с запаздыванием

Info

Publication number
SU633037A1
SU633037A1 SU772499659A SU2499659A SU633037A1 SU 633037 A1 SU633037 A1 SU 633037A1 SU 772499659 A SU772499659 A SU 772499659A SU 2499659 A SU2499659 A SU 2499659A SU 633037 A1 SU633037 A1 SU 633037A1
Authority
SU
USSR - Soviet Union
Prior art keywords
arrangement
control system
time delay
automatic control
simulating automatic
Prior art date
Application number
SU772499659A
Other languages
English (en)
Inventor
Виктор Викторович Спирин
Виктор Игоревич Прытков
Александр Михайлович Жестков
Original Assignee
Военная Орденов Ленина, Октябрьской Революции И Суворова Академия Им. Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Орденов Ленина, Октябрьской Революции И Суворова Академия Им. Ф.Э.Дзержинского filed Critical Военная Орденов Ленина, Октябрьской Революции И Суворова Академия Им. Ф.Э.Дзержинского
Priority to SU772499659A priority Critical patent/SU633037A1/ru
Application granted granted Critical
Publication of SU633037A1 publication Critical patent/SU633037A1/ru

Links

Landscapes

  • Processing Of Solid Wastes (AREA)
  • Exhaust Gas After Treatment (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ СИСТЕМЫ АВТОМАТИЧЕСКОГО РЕГУЛИРОВАНИЯ С ЗАПАЗдаВАНИЕМ
случае с интегратора 5 вьдходной сигнал будет:
.р(1-а1)е«иф(-аНУй11.
Сигнал с выхода интегратора 5 задерживаетс  на tj , инвертируетс  с помощью инвертора 7, и сумма полученных Сигналов с выхода первого сумматора б подаетс  на второй вход второго су№ атора 1.
Если входной сигнал х It) , то на выходе второго сумматора будет сигнал видalJ5.,., lflt)-Un{t-г:J, , который поступает на первый вход блока сравнени , тогда сигнал с выхода блока сравнени  будет
4(lf)K(t)-|jilt4j--U)aJnif{-ir)dUdt.

Claims (1)

1.Авторское свидетельств,о СССР № 304607, кл. Cq Об Q 7/62, 1969.
2,Авторское свидетельство СССР № 446942, кл, q 06 Q 7/02, 1972.
SU772499659A 1977-06-20 1977-06-20 Устройство дл моделировани системы автоматического регулировани с запаздыванием SU633037A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772499659A SU633037A1 (ru) 1977-06-20 1977-06-20 Устройство дл моделировани системы автоматического регулировани с запаздыванием

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772499659A SU633037A1 (ru) 1977-06-20 1977-06-20 Устройство дл моделировани системы автоматического регулировани с запаздыванием

Publications (1)

Publication Number Publication Date
SU633037A1 true SU633037A1 (ru) 1978-11-15

Family

ID=20714710

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772499659A SU633037A1 (ru) 1977-06-20 1977-06-20 Устройство дл моделировани системы автоматического регулировани с запаздыванием

Country Status (1)

Country Link
SU (1) SU633037A1 (ru)

Similar Documents

Publication Publication Date Title
SU633037A1 (ru) Устройство дл моделировани системы автоматического регулировани с запаздыванием
JPS53143378A (en) Speed counting system
JPS57141756A (en) Program processor
JPS5335885A (en) Maximum speed control system
SU629094A1 (ru) Устройство дл автоматического управлени движением поезда
JPS5395544A (en) Information processor
JPS5413236A (en) Bus control system
SU1160249A1 (ru) "abtomatичeckoe бaлahcиpoboчhoe уctpoйctbo"
JPS53148951A (en) Detector for pulse input time duration
JPS53142844A (en) Information processor
Klein Interpreting nonlinear systems- The third order kernel of the eye movement control system
SU624210A1 (ru) Цифрова система программного управлени
SU607215A1 (ru) Устройство дл возведени в квадрат
JPS53108741A (en) Arithmetic control system of information processor
KTONAS Semiautomatic detection and analysis of rapid eye movement patterns in human sleep[Ph. D. Thesis]
JPS5542003A (en) Wave-form delay sampling circuit
JPS54133849A (en) Data transfer control system
MAMEDOV Aggregation of a system of linear diophantine equations
JPS56155453A (en) Program execution controlling system
JPS52106080A (en) Failure diagnosis system
JPS5440539A (en) Control system for composite electronic computer system
JPS5393748A (en) Multiple information processor
GOLDSTEIN et al. Repro-modeling applied to the simplification of TARADCOM computer models[Final Report]
JPS5291340A (en) Data conversion control system in data processing apparatus
JPS5790753A (en) Data processor