SU621086A2 - Voltage-to-digital code converter - Google Patents
Voltage-to-digital code converterInfo
- Publication number
- SU621086A2 SU621086A2 SU742075629A SU2075629A SU621086A2 SU 621086 A2 SU621086 A2 SU 621086A2 SU 742075629 A SU742075629 A SU 742075629A SU 2075629 A SU2075629 A SU 2075629A SU 621086 A2 SU621086 A2 SU 621086A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- trigger
- register
- converter
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к устройствам преобразовани и передачи данных и может быть использовано в информационно.измерительной технике.The invention relates to data conversion and transmission devices and can be used in information measurement technology.
Известен преобразователь напр жение - цифровой код по авт. св. № 195209, в котором дл уменьшени избБггочности в измерительной информации производитс выборка только тех отсчетов, которые лежат на нелинейных участках преобразуемого сигнала. Известный преобразователь содержит схему сравнени , генератор импульсов, реверсивный счетчик, npeобразователь коц-напр жение, запоминающее устройство, делитель частоты и схему сравнени , причем реверсивный счетчик соединен с запоминающим устройством , а делкгель частоты подключен к запоминающему устройству через вентили l.A known voltage converter is a digital code according to the author. St. No. 195209, in which, in order to reduce the use of energy in the measurement information, only those samples are taken that lie in the non-linear portions of the signal being converted. The known converter contains a comparison circuit, a pulse generator, a reversible counter, a kotz-voltage converter, a memory device, a frequency divider and a comparison circuit, the reversible counter being connected to the memory device, and the frequency divider connected to the memory device through the gates l.
Недостаток известного преобразовател - сложность схемы сравнени временных интервалов, обусловлониа наличием существенной динамической ошибки изме- реш1 , трудность перенастройки и сушественна погрешность преобразовани при экстремумах входного сигнала.A disadvantage of the known transducer is the complexity of the comparison scheme for time intervals, due to the presence of significant dynamic error measurements, the difficulty of reconfiguration and the substantial conversion error at the extremums of the input signal.
Цель изобретени - повышение точности представлени аналогового сигнала , упрощение схемы преобразовател , увеличение динамического диапазона изменени входного сигнала, упрощение перенастройки преобразовател и обеспечение последующего контрол достоверности преобразовани .The purpose of the invention is to improve the accuracy of the analog signal, simplify the converter circuit, increase the dynamic range of the input signal, simplify the converter retune and ensure subsequent control of the accuracy of the conversion.
Это достигаетс тем, что в преобразователе по авт.св. J 195209. блок, сравнени временных интервалов выполнен в виде счетчика, регистра и блока анали.за состо ни регистра, причем управл ющий вход счетчика соединен через триггер и переключатель с цеп ми поразр дного переноса реверсивногосчетчика , счетный вход счетчика соединен с генератором импульсов, триггеры счетчика соединены со счетными входами регистра, а выходные шины блока анализа объединены с выходом триггера фиксации экстремумов и соединены с .запрещающими входами выходных ключей.This is achieved by the fact that in the converter according to auth.st. J 195209. unit, the comparison of time intervals is made in the form of a counter, a register and an analyzer block. In the register state, the control input of the counter is connected via a trigger and a switch with parallel transfer circuits of the reversible counter, the counter input of the counter is connected to a pulse generator, and the trigger the counter is connected to the counting inputs of the register, and the output buses of the analysis block are combined with the output of the trigger for fixing the extrema and connected to the .prohibition inputs of the output keys.
Введение эти. элементов позвол ет свести к MHHHMjTviy динамическую ошибку измерени задаваемого А U и тем самым обеспечить выполнение опера ции сравнени двух двоичиых чисел на одном регистре вместо суктиаторов.Introduction these. elements allows to reduce to MHHHMjTviy the dynamic measurement error specified by A U and thereby ensure that the operation of comparing two binary numbers on one register instead of the topicalists is performed.
На чертеже изображена стру;ктурна схема преобразовател , содержащего блокThe drawing shows a pattern; a cturn circuit of a converter containing a block
1сравнени временных интервалов и блок 2 фиксации экстремумов.1 comparing time intervals and block 2 fixing extrema.
Преобразователь работает следующим образом.The Converter operates as follows.
. На нуль-орган 3 одновременно поступают входной сигнал и компенсационный сигнал с преобразовател 4лифровой код-напр л ение, В зависимости от соотношеш этих сигналов с помощью ключей 5 ,и 6 : или открываетс один из входов (сложиШ1е или вычитание) реверсивного счетчика 7 (если один из сигналов; превыщает другой), или оба входа закрываютс (если оба сигнала равны в пределах,.чувствительности нуль-органа). A null-organ 3 simultaneously receives an input signal and a compensation signal from a 4-digit code-voltage converter, Depending on the ratio of these signals using keys 5, and 6: or one of the inputs (addition or subtraction) of the reversible counter 7 is opened (if one of the signals; it exceeds the other), or both inputs are closed (if both signals are equal within the limits of the null-organ sensitivity)
В nepfeuM случае тактовые импульсь( с генератора 8 поступают на реверсивный счетчик 7, во втором случае - не поступают-.In the nepfeuM case, clock pulses (from generator 8 are fed to reversible counter 7, in the second case they are not received-.
Этим обеспечиваетс след щий pemmjf . преобразовани , в результате чего на счетчике 7 посто кно находитс цифровой эквнваленг преобразуемого сигнала. Отсчет цифрового значени можно произ вести в любой момент путем стробирова нн выходньтх ключей 9.This provides the following pemmjf. conversion, with the result that the counter 7 is always the digital equivalent of the signal to be converted. The digital value can be read out at any time by strobing the output keys 9.
Формирование сигнала отсчета (стро импульса ) выполн етс блоком 1 сравнени времешгьвс. интервалов и блокомThe formation of a reference signal (pulse line) is carried out by the comparing unit 1. spacing and block
2фиксации экстремумов. 2 fixations of extrema.
Блок 1 сравнени временных интерна лов состоит КЗ счетчика 1О, блока 11 ключей, регистра 12 и блока 13 аналиУ за: Работа I счетчика 1О контролирует- ключом 14 и триггером 15. На один вход триггера 15, поступают сигналы с переключател 16 на другой -- с линии 17 задержки. Времеиттые интервалы, соответствуюшие времени изменени входного дзигнала на заданную величину Д U приращени , формируютс -импульсом noiразр дного переноса реверсивного счетчика 7, т.е. величина Д U определ ет... с строго определенным количеством импульсов тактового генератора, поступивщим на вход счетчика 7. Выбор этого количества производитс переключате- лем 16Block 1 of comparison of time internals consists of a short-circuit of counter 1O, block 11 of keys, register 12 and block 13 of the analyzer for: I controls the operation I of counter 1O with key 14 and trigger 15. At one trigger input 15, signals are received from switch 16 to another - from line 17 delay. The time intervals corresponding to the time of changing the input signal by a given value of D U increments are formed by a noi transfer pulse of the reversible counter 7, i.e. the value of D U determines em ... with a strictly defined number of pulses of the clock generator arriving at the input of the counter 7. The selection of this number is made by the switch 16
При поступлении на триггер 15 очередного импульса с переключател 16 триггер 15 закрывает ключ 14. На счетчике 10 фиксируетс код, соответствуюипт измеренному временному интервалу. Сигнал с другого плеча триггера через врем определ емое линией 18 задержки, образует сигнал .Перепись, который открывает блок 11 ключей, и код со счетчика 10 поступает на счетные входы триггеров регистра 12.When a next pulse arrives at the trigger 15 from the switch 16, the trigger 15 closes the key 14. On the counter 10, a code is recorded corresponding to the measured time interval. The signal from the other arm of the trigger through the time determined by the delay line 18 forms the signal. The overwrite, which opens the key block 11, and the code from the counter 10 enters the counting inputs of the register 12 triggers.
В регистре 12. происходит поразр дно сравнение кода, хран щегос в этом регистре и соответствующего предыдущему измерению, с кодом, поступающим из счетчика и соответствующим текущему измерению. В зависимости от соотноще- ни этих кодов блок 13 анализа по сипналу Разрешение анализа.- вырабатывает сигналы Нет нул или Есть нуль. Первый из них означает; что нужно проиводить отсчет, и поступает вначале на формирование этого сигнала Отсчет, а затем - в цепь подготовки блока 1 сравнени в переходное состо ние. Сигнал Есть нуль сразу поступает в цепь подготовки . Эта цепь состоит из линий 17- 21 задержек, которые обеспечивают далее работу всей схемы в следующей последовательности: гашение регистра 12, повторна перепись кода из счетчика 10 Б регистр 12 дл хранени до следующего сравнени , гашение счетчика 10, установка триггера 15 в исходное состо ние (лини 17 задержки). Прохождение входным сигналом экстремумов фиксируетс триггером 22 фиксации экстремумом, входы которого св заны с каналами вычитание и сложение. Переход счетчика 7 из режима вычитани в режим сложени (или наоборот) свидетельствует о прохождении сигналом экстремума. Тригер мен ет свое состо ние. Это фиксируетс дифференцирующей цепочкой 23, сигнал с которой поступает на формиро.вание импульса отсчета.In register 12., the code stored in this register and corresponding to the previous measurement is compared with the code from the counter and corresponding to the current measurement. Depending on the ratio of these codes, block 13 of the sipnal analysis analysis resolution. - generates No Zero or Zero signals. The first one means; what needs to be done is the counting, and it comes first to the formation of this signal, the Countdown, and then to the training circuit of the comparison unit 1 to a transition state. Signal There are zero immediately enters the circuit preparation. This circuit consists of delay lines 17-21, which further ensure the operation of the entire circuit in the following sequence: blanking register 12, rewriting the code from counter 10B, register 12 for storage until the next comparison, blanking counter 10, setting trigger 15 to its original state (line 17 delay). The input of the extrema is captured by the fixation trigger 22 by the extremum, the inputs of which are connected to the subtraction and addition channels. The transition of the counter 7 from the subtraction mode to the addition mode (or vice versa) indicates that the signal has passed an extremum. Triger changes its state. This is fixed by a differentiating chain 23, the signal from which is fed to the formation of a reference pulse.
Таким образом, преобразователь производит выборку всех тех отсчетов, которые лежат на нелинейных участках сигнала , включа экстремум.Thus, the transducer selects all those samples that lie on the nonlinear parts of the signal, including the extremum.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU742075629A SU621086A2 (en) | 1974-10-15 | 1974-10-15 | Voltage-to-digital code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU742075629A SU621086A2 (en) | 1974-10-15 | 1974-10-15 | Voltage-to-digital code converter |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU195209 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU621086A2 true SU621086A2 (en) | 1978-08-25 |
Family
ID=20600892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU742075629A SU621086A2 (en) | 1974-10-15 | 1974-10-15 | Voltage-to-digital code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU621086A2 (en) |
-
1974
- 1974-10-15 SU SU742075629A patent/SU621086A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU621086A2 (en) | Voltage-to-digital code converter | |
SU725223A1 (en) | Device for testing analogue-digit converters | |
SU970675A1 (en) | Digital voltmeter | |
SU744948A1 (en) | Pulse delay device | |
SU748271A1 (en) | Digital frequency meter | |
SU1583757A1 (en) | Digital meter of temperature | |
SU741178A1 (en) | Digital device for comparing frequencies | |
SU711535A1 (en) | Time interval meter with automatic stabilization of the threshold and transformation coefficient | |
SU771554A1 (en) | Digital follow-up stroboscopic measuring device | |
SU494705A1 (en) | Digital Phase Phase Meter | |
SU953590A1 (en) | Phase shift to voltage converter | |
SU611158A1 (en) | Digital time period meter | |
SU1424512A1 (en) | Device for measuring spectrum breakup of radioactive radiation | |
SU620909A1 (en) | Random signal spectrum analyzer | |
SU892337A1 (en) | Analog-digital dispersion spectrum analyzer | |
SU1539999A2 (en) | Automatic frequency ring-tuning device | |
SU866734A1 (en) | Adartive analogue -digital converter | |
SU746188A1 (en) | Apparatus for displaying recorded process shape | |
SU738128A1 (en) | Periodic signal repetition frequency multiplier | |
SU408231A1 (en) | DIGITAL LOW FREQUENCY METER | |
SU519653A1 (en) | Oscilloscope tester | |
SU789905A1 (en) | Extremum moment sensor | |
SU1239657A1 (en) | Device for determining distance to location of fault in electric power line or communication line | |
SU660246A1 (en) | Multichannel integrating analogue-digital converter | |
SU1388812A1 (en) | Apparatus for determining parameters of extremes |