SU618738A1 - Однородна вычислительна среда - Google Patents

Description

Изобретение относитс  к области вычислительной техники и может быть использовано при построении параллельных процессоров.

Известна однородна  вычислительна  среца |lj, содержаща  элементы , объединенные в матрицу. Каждый элемент матрицы содержит логические схемы И, И.ПИ, Запрет, триггеры и элемент с переменной структурой настройки , возбуждающие и настроечные входы которого соединены соответственно с логическими, возбуждающими и настроечньгкга входами элемента вычислительной среды.

Недостатком устройства  вл етс  необходимость затрат больщого количества оборудовани  при его реализации.

Наиболее близким к изобретению по технической сущности и достигаемому положительному результату  вл етс  однородна  вычислительна  среда 2, содержаща  матрицу m х п  чеек, m блоков преобразовани  информации, п блоков управлени  режимом, центральный блок управле1т . Первые выходы и первые входы  чеек i -го (i t, , in ) столбца матрицы соединены с f -и ( 1 , ..,, m) шиной раэрешени  записи. Второй и третий входы  чеек V -го ( i f , . . . , m)

столбца матрицы соединены с 1-й ( 1 1, . . . т ) шиной опроса. Четвертые входы и вторые выходы  чеек

jf -и ( d ), ti ) строки матрицы соединены с -j -и ( j ,..., П ) щиной обмена . П тый и шестой входы  чеек ,, -и ( j S -J .. . п) строки матрицы соединены соответственно

с i-u ( J I,..., п ) шиной ввода, ис 3-й( -/,...,n ) шиной записи . Первый вход и выход V - го ( 1 f, .. ., m ) блока управлени  режимом соединены соответственно с {-и

щиной разрешени  записи и с ( -и шиной спроса. Инфорл-1ационный вход, и второй выходы |. (j {П )

блока преобразовани  информации соединены соответственно с - и щнной обмена, с -й шинсА ввода и с - и шиной записи. Первый и второй выходы К - и группы выходов (К 1т} центрального блока управлени  соединены соответственно со вторым и третьим входами -j - го {i .-, m ) блока управлени  режимом. Первый, второй и третий выхоцы К - и (К , .. J m « п ) группы выходов центрального блока управлени  соединены соответственно с первым, вторым и третьим входами j - го ( J 1 , И ) блока преобразовани  информации. Недостатком такой однородной вычислительной среды  вл етс  необходимость затрат большого количества оборудовани , что обуслав швает ее сложность. Цель изобретени  - упрощение вычислителььой среды. Поставленна  цель достигаетс  тем, что третий выход К -и (K.,И1 ) группы выходов центрального блока упра лени  соединен с четвертым входом 1 - гo( (,-..,m) блока управлени  режимом, а четвертый, п тый, шестой седьмой выходы К -и ( К ,-...,№tn) группы выходов центрального блока упра лени  соединены соответственно с четвер тым, п тым, шестым и седьмым входами j - го ( 3 /,..., п) блока преобразовани  информации. Поставленна  цель достигаетс  также тем, что кажда   чейка содержит .триггер , первый и второй входные элементы И, первый и второй выходные элементы И. Единичный и нулевой выходы триггера соединены с первыми входами соотBOTC-i венно первого и второго выходных эломонтов И. Первые входы первого и второго входных элементов И соединены соответственно с первым и вторым входами  чейки, а выходы - соответственно с единичным и нулевым входами триг гера. Вторые входы первого и второго входных элементов И соединены соответственно с п тым и шестым входами  чей ки. Вторые входы первого и второго выходных элементов И соединены соответст венно с четвертым и третьим входами  чейки, а выходы - соответственно, с пер вым и вторым выходами  чейки. Поставленна  цель достигаетс  также тем, что блок преобразовани  ин формации содержит регистр сдвига, мног функциональный логическш узел, раздели тельный и переключательный элементы, первый и второй элементы И, первый и второй элементы ИЛИ, элемент НЕ. Первый вход регистра сдвига соединен с информацио1шь1М входом блока, с первым входом переключательного элемента и ЧУ рез разделительный элемент с четвертым входом блока. Второй вход регистра сдвига, первый и второй управл ющие входы многофункционального логического узла соединены соответственно с третьим п тым и шестым входами блока. Разр д. ныв выходы регистра сдвига соединены с информационными входами многофункционального логического узла, выход которого соединен с первым входом второго элемента И и через элемент НЕ - с первым входом первого элемента И. Выходы первого и «-второго элементов И через первый и второй элементы ИЛИ соответственно соединены с перв-лм и вторым выходами блока. Вторые входы первого и второго элементов ИЛИ соединены с первым входом блока, второй и седьмой .входы блока соединены соответ ственно со вторыми входами первого, второго элементов И и со вторым входом переключательного чпемента, выхол ко.серого соединен с земл ной шиной блока. Поставленна  цель достигаетс  также тем, что каждый блок управлени  режимом содержит элемент ИЛИ-ME, элемент ИЛИ, разделительный и переключательный элементы. Первый вход блока соединен с первыми входами переключатель ного. элемента и элемента ИЛИ-НЕ и через разделительный элемент с первым входом элемента ИЛИ, второй вход и вы ход которого соединены соответственно с выходом элемента ИЛИ-НЕ и выходом блока. Второй, третий и четвертый входы блока соединены соответственно с первым входом элемента ИЛИ, со вторыми входами элемент. ИЛИ-НЕ и переклк чательного элемента, -,которого соединен с земл ной шиной блока. На фиг. 1 представлена структурна  схема вычислительной среды; на фиг.2 - структурна  схема элемента вычислительной среды; на фиг. 3 - структурна  схема блока преобразований информации; на фиг. 4 - структурна  схема блока управлени  режимом. Однородна  вычислительна  среда содер  т  чейки J nm выходом 2, входами 3-8 и выходом 9, блоки 10 -10 преобразовани  информации со входами 11-: 8 и выходами 19, 20, б оки 21 - 21 tn управлени  режимом со входами 22-25 и выходом 26, центральный блок 27 управле1П1Я с первой группой выходов 28, с fn - и группой выходов 29, с( ) -и группой выходов 30 Hc(rn-fn )й группой выходов 31, шины 32. - 32 оазрешени  записи, шины 33 - 33 отфоса, штгь( 34 f 34 обмена, шины 35 - 35 ff ввода и шины 36 36щ записи. Ячейка вычислительной среды (фиг.2 содержит выходные элементы И 37,38, триггер 39 и входные элементы И 4041 . Блок преобразовани  информации (фиг.З) «содержит раздолительньгй эле Mesrr 42, регистр сдвига 43, переключающий элемент 44, многофункциональный логический узел 45, элементы И 46,47, элементы ИЛИ 48,49, элемент НЕ 50. Блок управлени  режимом (фиг. 4) содержит переключательный элемент 51 разделительный элемент 52, элементы ИЛИ 53, элемент ИЛИ-НЕ 54. Вычислительна  среда работает сле дующим образом. Режим пересылок оператщов. Пересылки операндов осуществл ютс  последоЕштельно. В кажаом такте произ водитс  перепись содержимого определе  чеек какой-либо одной, например - и, строки матрицы в  чейки любой другой строки. Дл  этого на вход 11 блока 10 J и па вхопы 13 осталь 1ых  чеек подаетс  из блока 27 единичный сигвал. В pi& зультате на «шгае 34 J присутствует единичный сипгал, а на остальных шинах 34 - нулевые. При этом на шины 32 - 32 посту пают инверсные значени  содержимого триггеров 39 j- и строки. На входах 23 - 25 присутствуют кулевые сигналы поступающие из блоков 21. - 21 j . Таким образом, сигнал с Ш5Ш 32 32гл после вторичной инверсии на элементе ИЛИ-НЕ 54 поступает с выхода 26 блока 21.; на шнп у 33 f . Одновременно на входы 12 блоков 1О iO Y (кроме блока Ю V ) т.е. блоков управл ющих строками матрицы, в которые должна производитьс  загшсь, подаетс  единичный сигнал. Под его действием срабатывают входные элементы И 40,41, и происходит запись считанной информации в триггеры 39  чеек соответствующ1сс строк матрицы. Если требуетс  считать содержимое  чейки не полностью, а частично, то единичные сигналы подаютс  на входы 23, 24 тех блоков 21 - 21, состо ние столбцов которых должны остатьс  без изменений. При этом па соотве- ствукхцих шинах 32 - 2, 33 - 33 присутствуют нулевые сигналы, и входные элементы И 40,41,  чеек заперты Режим обработки операндов. Обработка содержимого всех Строк среды производитс  параллельно по единой микропрограмме. Обработка складываетс  из двух чередующихс  операций: сштывани  и записи. При считывании на. входы 25 определенных столбцов  чеек матрицы подаютс  единишые сигналы, а на выходы 11,12,13 и 17 всех строк-нулевые. При этом в каждой строке содержимое триггеров 39  чеек через шины 34 - 34пПоступает на вхоиы 18 блоков 1О - в регистр сдвига 43, сдвиг которого осуществл етс  поа воздействием сигналов, подаваемых на вход 14. В зависимости от комбинации сигналов, присутствующих ira входах 15, 16 логического узла 45, по следний реалнзирует требуе.ую функцию от перех1енных, передаваеь,х на его входы из регистра сдвига 43. При записи на входы 17 блоков 10. - 1О„ подаетс  единичный сигнал, и с выхода узла 45 nojiy4PHHMA результат поступает без инверсии на шину 35 i и о инверсией на шину . Одновремегшо на вход1 1 25 тех блоков 21. - управл емые которыми столбцы  чеек должен быть записан получеттый результат, подаетс  единичный сигнал. При этом на входах 25 остальных блоков 21 . - 21 присугствуют нулевые сигналы, а на входах 23 i. 24 этих блоков - единичные, поэтому полученные результаты не записываютс  в  чейки соответствующих столбцов. В качестве примера рассмотрим наиболее часто встречакмдуюс  операцию при apиф eтичecкoй обработке операндовпоразр дное суммирование, от продолжительности которого очень сильно зависит общее врем  вычислений. В вычислительной среде cyMvrapoBaHHe двух разр дов пары чисел происходит за п ть тактов; в 1 такте - считывание 1-го разр да первого числа; во 2 такте- считывание 1 - го разр да второго числа; в 3 такте - считывание переноса от сложени  ( 1 - 1) - ых разр дов:, в 4 такте - запись суммы; в 5 такте - запись переноса. Можно показать, что изобретение по.вол ет реализовать любой конечный алго ритм обработки переме шых, содержащих:с  в  чейках строки, если набор функций, еализуемых многофункциональным логиеским узлом 45, гл лючает в себ  Л  бы оццу функцию минимального функционально полного базиса ;, например ИЛИ-НЕ (И-НЕ). В этом случае; строка матрицы может выпол шть функции произвольного конеч 1ог.о автома та с R внешними вхоаами, с внутренними состо ни ми и Г внешними выходами у которого . R- f 21о где h - число  чеек ( m строке матрицы. Формула, изобретени  1. Оц-нороднап вычислительна  среда, содержаща  матрш1у in х п  чеек, Ш блоков преобразовани  информации, п бл ков управлени  режимом и центральный блок управлени , причем первые выходы и первые входы  чеек i -го (,,..,т) столбца матрицы соединены с - и ( -f f, . , rn ) шиной разрешени  записи, второй и третий входы  чеек 1 - го ( -f j - , rn ) столб ua матрицы соединены с -t - и ( i - -, .. , tn ) шиной опроса, четвертые входы и вторые выходы  чеек j - и ( J , - , П ) строки матр1щы соединень) с ;j - и { J /,..., И) строки ма . J - 1 { i- -1 ... , h ) рины соединены с .j шиной обмена, п тый и шестой входы  чеек j - и ( J -f, . .. , П ) строкл матрицы соешшены соответсгветю с j - и ( J j -, П ) шиной ввода и с j - и ( 3 1, . , И ) шиной ;записи , первый вход и выход ) - го ( 1 fj -- , m ) блока управлени  режимом cofe ллптены соответственно с i - и шиной рвзрешени  записи не 1-й шиной опроса, информационный вход, первый, и второй выходы У - го ( J ) , И ) блока преобразовани  информации соеди-гиены соответственно с j -и шиной обме на, с J -и шиной ввода.и с J -и ши ной записи, первый, второй выходы К-й группы выходов { К-1, . . . f. in ) центрального блока управлени  соединен.ы соответстве шо со вторым и третьим входами 1 - го ( 1 f I W ) блока управлени  режимом, первый, второй , третий выходы К-й (, -...,. m + П ) группы выходов централь ногоблока управлени  соединены соответственно с первь1м, вторым и третьим входами j го ( ,-, п ) блока преобразовани  информации, о т л и чающа с  тем, что, с целью упро щени  среды, третий выход К - и ( К 1, ., m ) группы выходов центрального I блока управлени  соединен с .четверТЫМ ВХОДОК (- го ( 1 - f, . . . П1) блока управлени  режимом, а четвертый, п тый, шестой и седьмой выходы К - и ., ..,,) группы выходов центрального блока управлени  соединены соответственно с четвертым, п тым , шестым и седьмым входами j -го ( i -,.-, п) блока преобразовани  информации . 2. Вычислительна  среда по п.1, отличающа с  тем, что кажца   чейка содержиттриггер, первой и второй входные элементы И, первый и второй выходные элементы И, причем, единичный и нулевой выходы триггера соединены с первыми входами соответственно первого и второго выходных элементов И, первые входы первого и второго входных элементов И соединены соответственно с первым и вторым входами  чейки, а выходы - соответственно с епи шчным и нулевым входами триггера, вторые входы первого и второго входных Элементов И соединенЬ) соответственно с п тым и шестым вхоаами  чейки, вторые входы первого и второго выходных элементов И соединены соответственно с четверть м и третьим входами  чейки, а выходы - соответственно с первым и вторьгм выходами  чейки. 3. Однородна  вычислительна  среда по п. 1, отличающа с  тем, что каждый блок преобразовани  информации содержит регистр сдвига, многофункциональный логический узел, разделительный и переключающий элементы , первый и второй элементы И, первый и второй элементы ИЛИ, элемент НЕ; причем первый вход регистра сдвига-соединен с информационным входом блока, с первым входом переключающего элемента и через разделительный элемент с четвертым ;входом блока; второй вход регистра сдвига, первый и второй управл ющие входы многофункционально го логического узла соединены соответственно с третьим, п тым и шестьгм входами блока; разр дные выходы регистра сдвига соединены с информацио1шыми входами многофункционального логическо- го узла, выход которого соединен с первым входом второго элемента И и через элемент НЕ - с первым входом первого элемента И; выходы первого и второго элементов И через первый и второй элементы ИЛИ соответственно соединены с первым и вторым выходами блок, вторые входы первого и второго элементов ИЛИ соединены с первым входом блока; второй и седьмой входы блока

соединены соответственно со вторыми входами -lepBoro, второго элементов И и со вторым входом переключающего элемента, выход которого соединен с земл ной шиной блока,

4, Вычислительна  среда по. п.1, отличающа с  тем, что каждый блок управлени  режимом содержит элемент ИЛИ-НЕ, элемент ИЛИ, разделительный и переключающий элемен м; причем первый вход блока соединен с первыми входами переключающего элемента и элемента ИЛИ-НЕ и через разделительный элемент - с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно

с выходом элемента и выходом блока; .второй, третий и четвертый вхоцы блока соединены соответственно с первым входом элемента ИЛИ, со вторыми вхоаами элемента ИЛИ-НЕ и переключающего элемента, выход которого соединен с земл ной шиной блока.

Источники информации, прин тые /во внимание при экспертизе:

1.Авторское свидетельство СССР М 259,474, кл. Q OG F 7/00, 1966.

2.Трангишвили И. И. и др. Однородные микроэлектронные ассоциативные процессоры. М., Сов. радио , 1973, с. 11, рис. 11.

г i g Ш3 69

I I

Ф vk,

,1

18 13

-i

fyfy

J.

di

/4

IS

Т

Фиг. 21 25