(54) ЦИФРОВОЙ ИНТ ГРАТОР Первому и второму входам схемы сравнени , выход которой соединен со вторым входом четвертого дополнительного элемента И, выход которого соединен со входом второго дополнительного счетчика, и с первым входом п того дополнительного элемента И, выход второго дополнительного счетчика соединен со входом дешифратора, пр мой вы ход первого трнггера соединен со вторым входом первого элемента И, а инверсный выход - со входом п того дополнительного элемента И к с первым входом блока индикации , выход п того дополнительного элемента И соединён со входом второго счетчика , выход которого подключен ко второму входу блока индикации. На чертеже показана структурна схема интегратора. Она состоит из аналого-цифрового преобразовател 1, элементов И 2-8 счеачнков , триггеров 13, 14, дешифратора 15, блс«а 16 индикации, генератора 17 тактовых импульсов, схемы сравнени 18, Устройство работает следующим образом . Хроматографический сигнал в ви0.е напр жени поступает на вход 1налого-цифрового 1 преобразовател . С выхода преобразовател 1 импульсы поступают на первые входы элементов И 5, 6, 7, Устройство работает в режиме, задаваемом генератором 17. В первый такт количество импульсов сумкшруетс счетчиком 9, в следующий такт ;риггер 14 переключает прохождение импульсов на счетчик 1О. Их количество сравниваетс схемой 18 с количеством импульсов, подсчигашхых счео , чиком 9. После того, как количества импульсов в счетчиках 9 и 10 станут равными , на выходе. схемы сравнени 18 по вл етс сигнал, переключающий элемент И 7 на прохождение всех последующих импуль сов в анализируемом такте на вход счетчика 11 селектора пиков и элемента И 8, В счетчике 11 эти импульсы подсчитываютс , и их количество сравниваетс с числом, заложенным в дешифратор 15 и определ ющим порог срабатывани селектора пиков. Если превышение порога срабатывани не прсисхоаит .с приходом следующего тактово1-х) им пульса опрокидываетс триггер 14, счетчик 9 -перевод1ггс в нулевое состо ние. В течение этого такта входные и.Шyльcы про ход т на вход счетчика 9 и сравниваютс с числом импульсов в счетчике 1О, накоплениым за предыдущий такт. При превышении порога срабатьгаани на выходе дешифрапгора 15 по вл етс сигнал, вызывающий оороквдываиие триггера 13 и изменение ре жима работы элементов И 2, 8. В этом режиме число, записанное на счетчике 9 (или 10) остаетс неизменным на все врем обсчета пика, а показани счетчика 1О {или 9) сбрасываютс в конце каждого такта . В каждом такте на счетчик 11 через элемент И 7 поступают импульсы после вычитани в счетчике 9 (или 10), соответствующие значению базовой линии хроматографического сигнала перед началом пика. В конце пика хроматографического сигнала прекращаетс действие сигнала на выходе дешифратора 15, срабатывает триггер 13, прекращаетс .действие сигнала, который поступал на элементы И 2, 8 и блок 16. По окончании этого сигнала чис lo импульсов, накопленное в счетчике 12, вьщаетс на блок 16 индикации. Вс схема возвращаетс в исходное состо ни . Ф.ррмула изобретени Цифровой интегратор, содержащий аналого-цифровой преобразователь, первый и второй триггеры, дешифратор, выход которого соединен со входом первого триггера, первый и второй элементы И, первый и второй счетчики, отличающийс тем, что, с целью повьпцени точности, в него введены дополнительно генератор тактовых импульсов, элементы И, первый и второй счетчики, схема сравнени , блок индикации , причем выход генератора тактовых импульсов соединен с первыми входами первого , второго и первого дополнительного элементов И, выход аналого-цифрового преобрааовател соединен с первыми входами второго, третьего и четвертого дополнительных элементов И, выход первого элементе И соединен со входом второго . гера, пр мой вход ; .которого соединен со вторыми входами второго и второго допол- . нительного элементов И, а инверсный выход - со вторыми входами первого и третьего дополнительных элементов И, выходы котооых соединены соответственно с первым . и вторым входами первого дополнительного рчетчика, выход второго элемента И соединен с первым входом первого счетчика, второй вход которого подключен к выходу второго дополнительного элемента И, выходы первого и первого дополнительного счетчиков подключены соответственно к первому и второму входам схемы сравнени , выход которой соединен со вторым входом четвертого дополнительного элемента И, илход которого Соединен со входом второго дополнительного счетчика и с первым входом п того дополнительного элемента И, выход второго дополнительного счетчика соединен со входам дещнфратора, пр мой выход пеппого гпирррп трлинон гп втлпим
входом первого элемента И, а инверсный выход - со входом п того дополнительного элемента И и с первым входом блока индикации; выход п того дополнительного элемента И соединен со входом второго счетчика , выход которого подключен ко второму входу блока индикации.
Источники информации, прин тые во вни мание при экспертизе:
1.Патеет США Н 347О367. кл. 235-183, 1969.
2.Авторскбе свидетельство № 443249, кл. ( Об J З/ОО, 1972.