SU607222A1

SU607222A1 - Процессор

Info

Publication number: SU607222A1
Application number: SU742052305A
Authority: SU
Inventors: Ирина Владимировна Барбакова; Михаил Борисович Игнатьев; Владимир Максимович Кисельников; Владимир Александрович Мясников; Валерий Антонович Торгашев
Original assignee: Ленинградский Институт Авиационного Приборостроения; Государственный Комитет По Науке И Технике При См Ссср
Priority date: 1974-08-27
Filing date: 1974-08-27
Publication date: 1978-05-15

Description

1

Изобретение относитс к области вычислительной техники и может быть использовано,при построении процессоров с микропрограммным управлением.

Известен процессор вычислительных систем , в работе которого используетс микропрограммный принцип выполнени операций.

Наиболее близким по технической сущности к изобретению вл етс процессор с микропрограммным управлением ,, содержащий арифметический блок, блок сверхоперативной пам ти, блок управлени , блок пам ти микропрограмм и блок управлени оперативной пам тью причем выход блока сверхоперативной пам ти соединен с первым входом арифметического блока,первый выход которого подключен к первому входу блока управлени , первый выход которого со .единен со входом блока управлени оперативной пам тью, выход которого подключен ко второму входу блока управлени , второй выход которого соединен со вторым входом арифметического блока , второй выход которого подключен ко входу блока сверхоперативной пам ти , выход блока пам ти микропрограмм соединен с третьим входом блока управлени .

Недостатком известного устройства вл етс низкое быстродействие.

Целью изобретени вл етс повышение быстродействи .

5 Поставленна цель достигаетс тем, что в предлагаемое устройство введены блок формировани кода операции и блок ассоциативной пам ти, причем третий выход блока управлени через блок 0 формировани кода операции и блок ассоциативной пам ти подключен ко входу блока пам ти микропрограмм.

На чертеже представлена блок-схема процессора.

5 Она включает в себ арифметический блок 1, блок 2 сверхоперативной пам ти ,, блок 3 управлени , блок 4 формировани кода операции, блок 5 ассоциативной пам ти, блок 6 пам ти микропро0 грамм и блок 7 управлени оперативной пам тью.

Работа процессора при выполнении операций организуетс следующим образом .

5 Код команды, подлежащий выполнению, поступает из оперативного запоминающего устройства через блок 7 в блок 3.

Крманда содержит обобишнный код операции и адреса операндов (может быть применен любой из известных спо-собов адресации). Обобщенный код операции , который не содержит информации о виде обрабатываемых операндов, поступает затем в блок 4. По адресам, содержащимс в коде команды, блок 3 через блок 7 вызывает из оперативной пам ти системы начальные байты; операндов , содержащие их характеристики, в частности указани на вид операндов

Виды операндов, как и обобщенный код операции, поступают в блок 4, который модифицирует обобщенный код операции видов Ьперандов, формиру тем самым конкретный код операции. Эта модификаци может выполн тьс , в частности/ как сли ние обобщенного кода операции и вида .операндов.;

Сформированный код операции поступает в блок 5, где используетс в, качетсве ассоциативного признака дл поиска адреса микропрограммы операции Найденный адрес подаетс в блок 6. Микропрограмма из блока 6 поступает в блок 3, который осуществл ет управлемие Р а6отой блока 1. Блок 2 осуществл ет в ходе выполнени микропрограмы хранение операндов, промежуточных данных и результатов вычислений.

Данный принцип организации процессора обеспечивает следующие преимущества При использовании обобщенных кодов операций повы «аетс уровень внуреннего зыка вычислительной системы, в результате чегс) уменьшаетс необходимость вмешательства программиста в работу HHSjumx уровней операционной системы. Возрастает унифицированность программного обеспечени так как при использовании обобщенных кодов операций подпрограммы станов тс в значительной степени инвариантны по отношению к видам обрабатываемой информации Как следствие унификации программ - уменьшаетс их количество и снижаетс веро тность ошибок при обращении к ни т.е. возрастает надежность математического обеспечени . Надежность возрастает и за счет упрощени структуры

трансл тора, который при использовании данного принципа организации процессора не должен заниматьс обработкой описаний. Номенклатура различных операций, выполн емых процессором, может быть гибко расширена, так как предлагаемый сдособ формировани кодо операций допускает увеличение длины этих кодов и сочетание всего многообрази обобщенных кодов операций с кодами видов операндов.

Claims

1.ШелихоЬ А.А.,, Селиванов Ю.П. Вычислительные машины, М., Энерги / 1973, с. 22.

2.ФлОрес А. Организаци вычислительных машин, М., Мир, 1972 ,

с. 295.