SU603114A1 - Цифровой селектор временного положени импульсов - Google Patents

Цифровой селектор временного положени импульсов

Info

Publication number
SU603114A1
SU603114A1 SU752178033A SU2178033A SU603114A1 SU 603114 A1 SU603114 A1 SU 603114A1 SU 752178033 A SU752178033 A SU 752178033A SU 2178033 A SU2178033 A SU 2178033A SU 603114 A1 SU603114 A1 SU 603114A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
frequency
selector
counter
output
Prior art date
Application number
SU752178033A
Other languages
English (en)
Inventor
Александр Михайлович Верещагин
Александр Михайлович Бочкарев
Original Assignee
Предприятие П/Я В-2769
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2769 filed Critical Предприятие П/Я В-2769
Priority to SU752178033A priority Critical patent/SU603114A1/ru
Application granted granted Critical
Publication of SU603114A1 publication Critical patent/SU603114A1/ru

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

. . . 1 Изобретевве относвтсв к кмпупьсной технвке.Иавестен пн роеой оенекгор аременшмх) попржеи    мцупьсов, содержшпвй триггер Шмстта, формцюватепь нмщ ьсов, одвйвнб рвт(, задержки со , импульсный оововибратор. погтеский апекгсевт И. счетчи икпцгпьоов. детект ф.ва триггере Шмит та, одвоввбратор сбросе «генератор стробирзгюоих кмпу ьсов l. Давшей селектор ввп етс  спожш м flo своему вШю невоо. Навбопее бпважви по техническси qroH восги к аа впвнвоц)г  вл етс  селектор, сопержащий уфавп емый епемент аалержкъ , состо щий на счетчика и дeшвфpaтt)pa, выходы которого подключены к первым: ми дам трехвжтойогр и двухвхоАрвого шгичм ких э вметчю И, вторые входы которых соединены с источником входвсго с гнапа, а входы управп емтх) епемента задержки соединены с выходом дц|гхвходов ич лшвче кого апемента И 2. Данный селектор HivieeT недостаточную ширину nonoc2ii частот. Ценыс насто щего изоС те в   ь  етс  ршшйревие поносы рабочих частот селектора . Поставленна  оеш достнгввтсв тем, что в пифроеой cenerr F временного ло сжеви  импульсов введены умвожитепь частоты, включенный между входами у1Ц ав  емого элемента задержки и блсж управавни , сое го щий из двулфпзр двого счётчика, один вход которого соединен с выходом  огическ ч вемевта ИЛИ, триггера у раВлеви  пOдклкiчeвшNro через первый  огический а емвнт И к одному входу дел тел  частоты , выход соединен черев вторсЛ логический элемент И с одним из входов аогвческого зтемента ИЛИ, 1фичем выход увравп емого влемента задержки соединен с втсфым входом па«;ическ(ич элемента ИЛИ блока, управлени , третий вход трех .ккетслого алемевта Н соответствующий вход управл емого елеь1гента задержки соединены с выходом двухраэр дного счетниАа блока управлени , выход трезшходового електента И соединен с входами делител  часг упл . вторс о логического элемента И и с одним из входов триггера управгаенч , а выход двухвходового логического эламектаИ соединен гоответственно с входами двухразр дного счетчика, первого погпческого элемента И и с вторым входом триггера у равлени . На чертеже приведена структурна  эпек трическа  cxeNfa предлагаемого селектора Селектор содержит умножитель частоты 1, управл емый элемент задержки 2, выполненный на счетчике к дешифраторе (на схеме не показаны), двухвходовыи логичес кий элемент И 3, трехвходовый логический элемент И 4, блок управлени  5, состо щий из двухразр диого счетчика 6, логического элемента ИЛИ 7, триггера управлени  8, логических элементов И 9, 1О, делител  частоты, представл ющего собой счетчик 11. На вход 12 подан снгнач измер емой частоты , f, с выходов 13, 14 снимаютс  сигналы опорной и измерительной частот f, и 1 соответственно. Принцип работы селектора заключаетс  в следующем. Частота Jg на входе 12 селектора состоит из суммы частот jn . Период частоты Q может дискретно измен тьс  с течением времени в 2, 4, 8, 16, 32 раз относительно номинального значени , причем отнощение ж- остаетс  посто н ным. На выходах 13 H/l4 селектора выде л ютс  частоты f f j с соответственно увеличенными периодами,где - частота на входе 12 селектора; J - опорна  частота, выделенна  селекто ром; f2 - измерительна  частота, выделенна  селектором; Т - период опорной частоты; TI- задержка между импульсом опорной и измерительной частот. Управл емый элемент задержки 2 представл ет собой двоичный счетчик с дешиф ратором, счетчик устанавливаетс  в состо ние О импульсами частоты ,. (опор ный), на его счетный: вход поступают импульсы с выхода умножител  частоты 1. Н выходы счетчика нагружен дешифратор, с выхода которого ; снимаютс  стробы выбор опорной и измерительной частот. Емкость счетчика управл емого элемента задержки 2 и значениег коэффициента ум ножени  умножител частоты 1 определ ют положение строба выбора измерительной частоты относительно опорной и длительность строба. Чем больше импульсов измерительной частоты расположено внутри пер ода опорной частоты, тем больше должен быть коэффициент умножени  н емкосгь счетчика. На логических элементах И 3, 4 Быден ютс  импульсы опорной- Lj и намёрв тельной 2. частот. Применение умножител  частоты 1 в схеме селектора позвохшет отношение выдергкать посто нным при изменении ..частот на входе. Умножитель частоты 1, управл емый элемент задержки 2, логический элемент И 3 образуют замкнутый контур регулировани . Правильна  работа селектора обеспечиваетс  в том спучае, если на вход умножитеп  частоты 1 поступают выделещьгв импульсы опорной частоты. Впок управлени  5 предназначен дл  формировани  команд перестройки селектора в моменты егр включени  и изменени  частот на его входе.: Если период входной частоты селектора , згвеличйваетс , то со счетчика, вход щего в управл емый элемент задержки 2, на вход установки в О счетчика 6 блока управлени  5 через логический элемент ИЛИ 7 поступает сигнал переполнени . Счетчик 6 устанавливаетс  в состо нии О,а с его выхода на управл ющий вход элемента задержки 2 поступает команда перестройки селектора, при этом логический элемент И 4 закрываетс , а на вход элемента 3 приходит посто нный разрешающий потенциал. Вход умножител  частоты оказываетс  соединенным через элемент И 3 с входом селектора. . . У счетчика 6 посде пересчета двух импульсов , бпокируете  счетный вход, и с управн емого элемента задержки 2 и с элемента И 4 снимаетс  команда перестройки. На участке входного сигнала, свободного о. импульсов измерительной частоты, селектор перестраиваетс  на новое значение входного Сигнала по частоте. Импульсы измерительной частоты на входе селектора поступают пачками. .,; Критерием правильной селекции  вл етс  также наличие на выходе частоты селектора не более п ти  мпупьсов в пачке за период частоты }.. Триггер управлени  8 устанавливаетс  в состо ние I импульсами частоты J. н сбрасываемс  в О импупьсами частоты i fj.. , которые одновременно поступают на счетный вход делител  11. Если селектор работает правипьно, .то через элемент И 9 делитель 11 устанавливаетс  в О, при нарушении работы сенёктора на счетный вход дел тел  11 проходит бопее п ти ишгульсов частоты а с его выхода сиг нал переполнени  через эпёменты И 10 и; ИЛИ 7(проходит на установку в О счет
SU752178033A 1975-10-07 1975-10-07 Цифровой селектор временного положени импульсов SU603114A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752178033A SU603114A1 (ru) 1975-10-07 1975-10-07 Цифровой селектор временного положени импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752178033A SU603114A1 (ru) 1975-10-07 1975-10-07 Цифровой селектор временного положени импульсов

Publications (1)

Publication Number Publication Date
SU603114A1 true SU603114A1 (ru) 1978-04-15

Family

ID=20633554

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752178033A SU603114A1 (ru) 1975-10-07 1975-10-07 Цифровой селектор временного положени импульсов

Country Status (1)

Country Link
SU (1) SU603114A1 (ru)

Similar Documents

Publication Publication Date Title
US4185273A (en) Data rate adaptive control device for Manchester code decoders
GB1480581A (en) Phase-locked loop
SU603114A1 (ru) Цифровой селектор временного положени импульсов
US4041404A (en) Apparatus and method for detecting when a measured variable represented by a string of digital pulses reaches a plateau
JPS55123239A (en) Programmable divider
GB1220091A (en) Improvements in ramp type analogue to digital converters
US4164712A (en) Continuous counting system
US3817020A (en) Electronic digital clock
SU881995A1 (ru) Селектор импульсов по длительности
JPS54124611A (en) Communication unit
JPS55417A (en) Frequency comparator circuit
GB1262671A (en) Sweep oscillator
US4280213A (en) Quick feeding system for a counter
GB1210803A (en) Improvements in or relating to oscillators
SU790328A1 (ru) Умножитель частоты
SU1388860A1 (ru) Устройство дл умножени частоты на коэффициент
US4305151A (en) Digital discriminator for determining frequency error of an oscillator
SU568151A1 (ru) Цифровой фильтр
SU1354386A2 (ru) Цифровой умножитель частоты с переменным коэффициентом умножени
SU976503A1 (ru) Перестраиваемый делитель частоты
SU1034162A1 (ru) Устройство дл формировани серий импульсов
SU482898A1 (ru) Делитель частоты с переменным коэффициентом делени
SU658741A1 (ru) Управл емый делитель частоты
SU641658A1 (ru) Многопрограмный делитель частоты
SU1185600A1 (ru) Управляемый делитель частоты