SU600719A1

SU600719A1 - Device for measuring digital-analogue converter error

Info

Publication number: SU600719A1
Application number: SU742039890A
Authority: SU
Inventors: Владимир Николаевич Соколов; Сергей Евгеньевич Кюн
Original assignee: Предприятие П/Я М-5619
Priority date: 1974-07-01
Filing date: 1974-07-01
Publication date: 1978-03-30

Description

II

Изобретение относитс к импульсной и вычислительной те.хнике и может быть использовано дл измерени ногрешности цифро-ан логовых преобразователей (ЦАП), примен емых 3 системах св защ с импульсно-кодовой модул цией, системах автоматики и в цифровой вычислительной технике.The invention relates to pulse and computational technology. It can be used to measure the accuracy of digital-to-analog converters (DACs) used in 3 interfacing systems with pulse-code modulation, automation systems and in digital computing.

Известно устройство дл измерени погрешностей ЦАГ1, использующее обратное аналогоцифровое преобразование 1 и содержащее ЦА11, аналого-цифровой преобразователь (АЦП) и устройства сравнени . Однако метод сравнени входных и выходных сигналов в цифровой форме не получил щирокого распространени , так как точность АЦП при том же быстродействии должна быть значительно выше , чем точность ЦАП, что трудно достижимо .A device for measuring the inaccuracy of a CG1 is known, using an inverse analog-to-digital conversion 1 and containing a TsA11, an analog-to-digital converter (ADC) and a comparison device. However, the method of comparing the input and output signals in digital form was not widely spread, since the accuracy of the ADC at the same speed should be much higher than the accuracy of the DAC, which is difficult to achieve.

Известно также устройство дл контрол декодирующих сеток ЦАП, обладающее достаточно высокой разрещающей способностью. Оно содержит генератор импульсов, делитель частоты, линию задержки, узел совпадений, регистр начального уровн , ключи, счетчик мпульсов, декодирующую сетку и осциллограф 2. Его недостатком вл етс сравнительно низка точность измерени .It is also known a device for controlling decoding grids of a digital-to-analog converter with a sufficiently high resolution. It contains a pulse generator, a frequency divider, a delay line, a node of coincidences, an initial level register, keys, an impulse counter, a decoding grid, and an oscilloscope 2. Its disadvantage is the relatively low measurement accuracy.

Цель изобретени - повыщенне точности измерени погрешности быстродействующего ЦАП. Это доетигаетс тем, что в устройство, The purpose of the invention is to improve the accuracy of measuring the error of a high-speed DAC. This is accomplished by the fact that the device

содержащее задающий генератор, еоединенный с входом первого счетчика, выходы которого подключены к входам измер емого ЦАП, эталонный ЦАП, соединенный входами с выходами второго счетчика, элемент вычитани и усилени , входы которого соединены с выходами измер емого и эталонного ЦАП, и 1 ; Д11катор, введены аналоговое запоминающее устройство и блок сравнени кодов, соединенный входами е выходами обоих счетчиков , а выходом - е входом элемента вычитани и усилени . Аналоговое запоминающее устройство соедииено входами с выходами элемента вычитани и усилени и блока сравнени кодов, а выходом - с входом индикатора , причем выход первого счетчика соединен со счетным входом второго счетчнка. Это позвол ет иепользовать в качестве эталона низкоскоростной многоразр дный (с большим, чем у измер емого ЦАП числом разр дов), т. е. более точный ЦАП.containing a master oscillator connected to the input of the first counter, the outputs of which are connected to the inputs of the measured DAC, a reference DAC connected by inputs to the outputs of the second counter, a subtraction and gain element, the inputs of which are connected to the outputs of the measured and reference DAC, and 1; A remote controller, an analog storage device and a code comparison unit, connected by the inputs e by the outputs of both counters, are entered, and an output by the input of the subtraction and gain element. The analog storage device is connected by inputs to the outputs of the subtraction and gain element and the code comparison unit, and the output is connected to the indicator input, with the output of the first counter connected to the counting input of the second counter. This allows you to use a low-speed multi-bit as a standard (with a larger number of bits than the measured DAC), i.e. a more accurate DAC.

На чертеже представлена структурна схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Выход задающего генератора 1 соединен с входом первого двоичного счетчика 2, выходы разр дов которого еосдииеиы с входами измер емого ЦАП 3. Выход старшего разр да счетчика 2 св зан со входом второго двоичного счетчика 4. Выходы разр дов счетчика 4 включены на входы эталонного ЦАП 5. Кроме того, выходы l-h/г счстjiiKou 2 и 4 соединены с входами блока b сргшкенн кодов, выход которого св зал с входами уиравлеии элемента / вычитани и усилеии и входом уиравлеии аналогового заиоминающего устройства 8. Другие входы элемеита 7 соединены с выходами иреобразователен 3 и 5, а выход - с входом устройства 8.The output of the master oscillator 1 is connected to the input of the first binary counter 2, the discharge outputs of which are interconnected with the inputs of the measured DAC 3. The output of the higher discharge of counter 2 is connected to the input of the second binary counter 4. The outputs of the discharge of counter 4 are connected to the inputs of the reference DAC 5 In addition, the outputs lh / g of the jiiKou 2 and 4 are connected to the inputs of the block b with the codes, the output of which is connected to the element inputs / subtraction and amplification and the input of the analog binarium 8. Other inputs of element 7 are connected to the outputs and reformative 3 and 5, and the output - with the input device 8.

Выход устройства 8 соединен с иидикатором 9.The output of the device 8 is connected to the indicator 9.

Задающий генератор 1 запускает двоичиые счетч1;к1; 2. -i, срормирующке испытательный сигнал дл измер емого преобразовател 3 и эталонного преобразовател 5, имеющего больше разр дов, ио менее быстродействующего . 1-ia выходе каждого преобразовател по вл етс сигнал типа «ступенчата пила, причем период эталонной «иилы в случае запуска счетчика 2 от старшего разр да счетчика 4 будет в раз больше периода измер емой , а количество уровней у обоих преобразователей совпадает, так как разр ды эталонного ЦАП 5 с номерами (/г+1}-г-/е отключены (k - количество разр дов в эталониом ЦАП). 1 очиость установки уровней эталонного преобразовател 5 в 2« раз выше, чем у измер емого . Вс кий раз, когда кодова группа, сформированна двоичным счетчиком 2, идентична кодовой группе, образованной на разр дах п двоичиого счетчика 4, иа выходе блока 6 по вл етс имиульс, управл ющий работой элемента 7 и устройства 8. Цолучениый на выходе элемента 7 импульс, размах которого пропорционален разности эталонного и измер емого уровней, т. е. ошибке контролируемого ЦАП 3, поступает на вход устройстваThe master oscillator 1 starts the binary counts1; k1; 2. -i, a normalizing test signal for the measured transducer 3 and the reference transducer 5, which has more bits and less fast speed. 1-ia the output of each transducer appears as a “step saw” type signal, and the period of the reference force in the case of the start of counter 2 from the higher bit of counter 4 will be several times longer than the period measured, and the number of levels of both transducers coincides, since The reference DAC 5 with numbers (/ g + 1} -g- / e are disabled (k is the number of bits in the reference DAC). 1 The setting level of the reference converter 5 is 2 times higher than the measured one. Every time when code group formed by binary counter 2 is identical to code a group formed at bits n of a binary counter 4, and the output of block 6 appears to be an emulsion controlling the operation of element 7 and device 8. The output of element 7 at the output of the pulse whose span is proportional to the difference between the reference and measured levels, i.e. error controlled DAC 3, is fed to the input device

о, в котором результат запомииаетс от одной операции сравнени до другой. С выхода устройства 8 сигнал ошибки поступает на вход индикатора 9. Таким образом, ироизводитс оценка отклонений всех 2™-1 уровней контролируемого преобразовател 3.o, in which the result is remembered from one comparison operation to another. From the output of the device 8, an error signal is fed to the input of the indicator 9. Thus, the deviation of all 2 ™ -1 levels of the controlled converter 3 is estimated.

Claims

1. US patent h 3745561, cl. 240-347AD, 1970.

2. USSR author's certificate number 326727, cl. P OZK 13/04, 1972.