SU590800A1 - Устройство дл передачи асинхронных сигналов - Google Patents

Description

снмости от кода на управл ющих входах, причем уровни «О или «1 на третьем входе разрешают или запрещают прохождение параллельных кодов через распределитель, а уровни «О или «1 на втором входе разрешают или запрещают прохождение параллельных кодов на выходы соответственно.

В исходном состо нии на управл ющих входах распределител  4 блока 11 разделени  устанавливаетс  код 01, запрещающий прохождение параллельных кодов через распределитель , а на управл ющих входах распределител  блока 10 разделени  - код 00, что вызывает прохождение параллельного кода через элемент ИЛИ 6, в линию 2 св зи. Одновременно запускаетс  одновибратор 7, формирующий сигнал единичного уровн  на врем  зан тости линии св зи, и переключаетс  триггер 9, запреща  прохождение сигналов через блок 10 и разреща  их прохождение через .блок 11.

Следующий сигнал проходит через распределитель 4 и элемент ИЛИ 6 блока И разделени  кодов в линию св зи и запускает одновибратор 7 этого блока. Одновременно вновь переключаетс  триггер 9, разреша  прохождение сигналов через блок 10 разделени .

Если третий входной сигнал поступает при зан той верхней (по схеме) линии св зи, что соответствует единичному уровню иа входе распределител  блока id разделени  кодов, то соответствующий параллельный код с выхода распределител  попадает в параллельный регистр 5, запоминаетс  в нем и выводитс  через элемент ИЛИ 6 в линию св зи после ее освобождени  импульсом формировател  8 сигналов, который генерируетс  по окончании единичного сигнала с одновибратора 7.

Аналогично четвертый входной сигнал, поступающий при зан той нижней (по схеме) линии св зи, запоминаетс  параллельным регистром блока И разделени  кодов и выводитс  в линию св зи после ее освобождени .

И тый сигнал, попадающий на вход шифратора , может быть потер н только в случае, когда заи ты обе линии св зи и оба регистра. Однако веро тность такого событи  в больщинстве случаев очень мала (не превыщает 0,001).

Таким образом, предложенное устройство позвол ет раздельно передавать импульсы, поступающие на вход устройства с весьма малой разновременностью, при этом временной 5 сдвиг, не превышающий разрешающего времени линии св зи, ио вл етс  только дл  третьего и четвертого наложившихс  сигиалов. Разрешающее врем  самой схемы весьма мало, определ етс  длительностью имиульсов, поступающих в шифратор адреса, быстродействием триггера и распределител .

Claims (2)

1. Авторское свидетельство СССР № 436452, кл. И 041 7/02, 1972.

2. Лифщиц А. Р., Биленко А. П. Многоканальные асинхронные системы передачи информации . Изд. «Св зь, 1974, с. 8, рис. В.7.