SU572777A1 - Устройство управлени дл сопр жени вычислительных машин - Google Patents
Устройство управлени дл сопр жени вычислительных машинInfo
- Publication number
- SU572777A1 SU572777A1 SU7502191411A SU2191411A SU572777A1 SU 572777 A1 SU572777 A1 SU 572777A1 SU 7502191411 A SU7502191411 A SU 7502191411A SU 2191411 A SU2191411 A SU 2191411A SU 572777 A1 SU572777 A1 SU 572777A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- computer
- unit
- information
- block
- address
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Claims (2)
- тсрфейсом через последовательную функциоiia .ibiiyio цепь, вк.1ючаюш,ую блок приема ниформацни , буферный регистр, блок передачи данных, и через замкнутые H.CMIH - блок динамической пам ти - регистр команд и блок динамической пам ти - блок сравнени адреса . На фиг. 1 показана структурна схема предлагаемого устройства; на фиг. 2 - временна диаграмма сигналов на cooiTicrcTByioщих шинах устройства. Устройство управлени дл сопр жени ЭВМ содержит блок динамической пам ти 1, соединенный с блоком нрнема информацин 2, который соединен с буферным регистром 3. Выходы и входы буферного регистра 3 и блока динамической пам ти 1 соединены с интерфейсом канала ЭВМ (например ЕС-1030). Кроме того, блок динамической пам ти 1 соединен с блоком приема адреса 4 и регистро.м адреса 5 через блок сравнени адреса 6. Дешифратор 7 соединен с интерфейсом канала второй ЭВМ (например ЭВМ 1010-Б) через блок приема команд 8 и через регистр команд 9 подключен к блоку динамической пам ти 1. Блок приема информации 2 соединен с блоком передачи данных 10. Входы блока приема информации 2, блока нрнема адреса 4, блока дннамнческой пам ти К а также выходы блока нерсдачн данных 10 и блока динамической пам ти 1 соединены с интерфейсом канала ЭВМ lOiO-Б. Устройство работает следующим образом. По шине а от канала одной ЭВМ, например ЕС-1030, поступает сигнал управлени , указываюш ,ий на то, что канал готов к приему информации из буферного регистра 3 или к передаче информацин по шинам л. Блок динамической пам ти I хранит этот сигнал, формирует сигнал запроса дл канала ЭВМ с другим интерфейсом ввода-вывода, например ЭВМ 10105. На шине б по вл етс еигнал запроса согласно временной диаграмме , приведенной на фиг.
- 2. В случае готовности канала к работе на шине в по вл етс сигнал «Готово, а на шинах г - адрес устройства , на шинах д-код команды, на шинах е (при передаче информации из ЭВМ 1010-Б в ЭВМ ЕС-1030)-информаци . В блоке динамической пам ти 1 хранитс еигнал «Готово и формируютс , согласно временной диаграмме на фиг. 2, сигналы опроса блока приема информации 2 (шина ж) дл записи ее в буферный регистр 3, опроса блока сравнени адреса 6 (шина з), на который ностуиает информаци с блока приема адреса 4 н регистра 5, опроса регистра команд 9 (шина к), на который поступает информаци с блока приема команд 8 через дешифратор команд 7. Затем в блоке динамической пам ти 1 формируетс и выдаетс на шину /с, согласно временной диаграмме на фиг. 2, сигнал, указываюш ,ий на то, что буферный регистр 3 готов к нередаче (или приему) следующего байта информации . При нередаче информации из канала ЭВМ ЕС-1030 в канал ЭВМ 1010--Б она формируетс и выдаетс на шины интерфейса капала ЭВМ 1010-Б в блоке нередачи данных 10. И прн следующем обращении ЭВМ ввод информации происходит , как описано выше. Таким образом, происходит преобразование сигналов, поступающих из канала одной ЭВМ, в сигналы, необходимые дл нормальной работы канала другой ЭВМ. Такое построение предлагаемого устройства управлени дл сопр жени ЭВМ дает юзможност объединени в вычислительных комплексах ЭВМ с различными интерфейсами Биода-; 1)1Вода каналов. Формула изобретени Устройство управлени дл сопр жени вычислительных машин, содержащее блок приема информации, выход которого соединен через буферный регистр с первым входом/ блока передачи данных, второй вход которого подключен к выходу регнетра адреса и к первому входу блока сравнени адреса, а выход соединен со входом блока приема информацин , выход блока приема адреса соединен со вторым входом блока сравнени адреса, выход блока приема команд через дешифратор подключен к регистру команд, отличающеес тем, что, е целью сопр жени вычислительных машин с различными интерфейсамн , в него дополнительно введен блок динамической нам ти, два входа которого соединены соответственно с выходом блока сравнени адреса и выходом регистра ко .манд, а четыре выхода подключены соответственно к управл ющим входам блока приема информации, блока сравнени адреса, регистра команд и блока передачи данныхI Цнтерсрейс Ч нанаасс {звМ ЕС-1ВЗО
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7502191411A SU572777A1 (ru) | 1975-10-07 | 1975-10-07 | Устройство управлени дл сопр жени вычислительных машин |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7502191411A SU572777A1 (ru) | 1975-10-07 | 1975-10-07 | Устройство управлени дл сопр жени вычислительных машин |
Publications (1)
Publication Number | Publication Date |
---|---|
SU572777A1 true SU572777A1 (ru) | 1977-09-15 |
Family
ID=20637908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7502191411A SU572777A1 (ru) | 1975-10-07 | 1975-10-07 | Устройство управлени дл сопр жени вычислительных машин |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU572777A1 (ru) |
-
1975
- 1975-10-07 SU SU7502191411A patent/SU572777A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5359717A (en) | Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface | |
US4982321A (en) | Dual bus system | |
US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
US4556939A (en) | Apparatus for providing conflict-free highway access | |
US20200356501A1 (en) | Single communication interface and a method with internal/external addressing mode | |
KR850007129A (ko) | 버스제어수단을 갖춘 마이크로 컴퓨터 시스템 | |
KR900015008A (ko) | 데이터 프로세서 | |
US5414814A (en) | I/O interface between VME bus and asynchronous serial data computer | |
WO1995034861A1 (en) | High speed deadlock free bridge circuit | |
US5748887A (en) | Inter-processor asynchronous serial communication transmission/reception apparatus using each other's memories | |
US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
SU572777A1 (ru) | Устройство управлени дл сопр жени вычислительных машин | |
WO2020107727A1 (en) | Single communication interface and a method with internal/external addressing mode | |
JPS63231665A (ja) | バス有効利用方式 | |
KR0167169B1 (ko) | 데이타 송수신장치 | |
KR19980026617A (ko) | 직렬 데이터 통신 시스템 | |
KR100317329B1 (ko) | 디 앰 에이(dma) 제어장치 | |
SU1262511A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
SU962905A1 (ru) | Устройство дл сопр жени электронных вычислительных машин | |
SU1624468A1 (ru) | Устройство дл сопр жени двух ЦВМ | |
SU1264196A1 (ru) | Устройство дл обмена информацией | |
JPS6142986B2 (ru) | ||
SU1399747A1 (ru) | Устройство дл сопр жени ЭВМ с внешними устройствами | |
SU1675896A1 (ru) | Устройство дл обмена информацией ЭВМ с внешними устройствами | |
SU1363238A1 (ru) | Устройство обработки информации |