SU571155A1 - Интегральна схема - Google Patents

Интегральна схема

Info

Publication number
SU571155A1
SU571155A1 SU7402031588A SU2031588A SU571155A1 SU 571155 A1 SU571155 A1 SU 571155A1 SU 7402031588 A SU7402031588 A SU 7402031588A SU 2031588 A SU2031588 A SU 2031588A SU 571155 A1 SU571155 A1 SU 571155A1
Authority
SU
USSR - Soviet Union
Prior art keywords
integrated circuit
region
regions
areas
substrate
Prior art date
Application number
SU7402031588A
Other languages
English (en)
Inventor
Г.Г. Казеннов
В.Я. Кремлев
Г.И. Стороженко
Original Assignee
Предприятие П/Я В-2892
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2892 filed Critical Предприятие П/Я В-2892
Priority to SU7402031588A priority Critical patent/SU571155A1/ru
Application granted granted Critical
Publication of SU571155A1 publication Critical patent/SU571155A1/ru

Links

Landscapes

  • Element Separation (AREA)

Description

(54) ИНТЕГРАЛЬНАЯ СХЕМА омические контакты. При этом базовые об пасти содержат область противоположного типа проводимости. Между эмиттером горизонтального и ба ЗОЙ вертикального транзисторов могут быть расположены несколько р дов упом нутых дополнительных областей на ми1шмальном рассто нии друг от друга. На чертеже схематически показана предлагаема  интегральна  схема в плане ив сечени х. Интегральна  схема выполнена в области « - типа проводимости, служащей подложкой 1, В подложке 1 расположены диффузион ные области 2 - 7 jv-rmia проводимости, в области 7 имеетс  диффуа1ОШ1а  область 8 типа проводимости. В подложке 1 также расположены области 0-12, имеющие тип проводимости, причем облает 9-12 частично примыкают ко всем диффузие оош област м 2-7 р-типа проводимости. Все диф фузионные области, за искпючейием области Т имеют омические контакты, условно показанные на чертеже пунктиром и штриховкой . Упом нутые контакты к област м 3-6 служат входами интегральной , ко№такт к области 8 - выходом, а контакты к област м 2 и 12 - соответственно дл  подключени  плкюовой и земл чой шин источника питани  схемы. Области 9 к 10 используютс  дл  подавлени  паразитного транзисторного взаимодействи  между облас т ми 3 и 5 и област ми 4 и 6 соо-геетственно . Высоколегированные области 11 и 1 уипа прбёо  мости выпо/ш бт аналргичные функпив по отношению к област м 2 и 7, и кроме того, обеспечивают б&льшке коэф фип енты 9М1ггтера инжекции. Интегральна  схема работает следую1Щ1М образом. При подаче напр жени  питани  область 2 инжектирует носители зар да в подложке 1, KOTopi e в результате дрейфа и диффузии попадают в области 3-6. Если все входы наход тс  под потенниалом,. близким к потенниаду земли, то коллектированные об ласт ми 3-6 носители зар да образуют ток, замыкающийс  ни Землю, при этом на омическом контакте области 8 имеет место высокий потенциал. Бслн один из вход1с«, например область 3, находитс  под высоким потешшалом, то неосновные носитетт зар дов , коллектированные этой областью, создают избыточный зарад, вследствие чего i р-Я- переход, ограничивающий данную область , смешаетс  в направлении. При этом область 3 начинает инжектировать подвижные зар ды в подложку 1, т.е. имеет место так называема  переинжекпиА Пере-, инжектированные носители коллектируютс  областью 8. В результате в области 8 созидаетс  избыточнь1Й зар д, смещающий pv-tj переход , ограничивающий область 8 в пр мом направлении, что обусловливает уменьшение потенциала на омическом контакте К области 8 до величины примерно равной потенциалу Земли. Итак, предложенна  интегральна  схема выполн ет логическую функцию ИЛИ-НЕ дл . логических переменных: О - низкий потенциал , 1 - высокий потенциал. МинИмальнь1е рассто ни  между област  ми 2 и 3-6, а также между област ми 7 и 3-6 требуютс  дл  того, чтобы свести к минимуму рекомбинаиионные потери неосновных носителей зарада в подложке 1. Интегральна  схема может быть изгото&лен а по обычной планарно-эпитаксиальной те нологии . Предложенна  интегральна  схема представл ет собой функционально-зако.. ченный типовой логический элемент с большой нагрузочной способностью и может быть эффективно использована при построетш больших интегральных схем. ф. о р м у л а изобретени  Интегральна  схема инжекиионного типа, содержаща  горизонтальные и вертикалыые Т1эанзисторы дополн ющего типа проводимости с электродами, отличающа сй тем. Что, с целью урасширени  функциональных возмсвкностей, между эм и:гтером горизонтального и базой вертикального транзисторов расположена по крайней мере одна дополнительна  инжектирующа  область, снабженна  омическим контактом. Источники информации, прин тые во внимание при экспертизе: . 1. Патент США № 3643235, кл. 340-173, 1972. 2- Патент США № 3736477, кл. 317-235,1 1973.
SU7402031588A 1974-05-07 1974-05-07 Интегральна схема SU571155A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7402031588A SU571155A1 (ru) 1974-05-07 1974-05-07 Интегральна схема

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7402031588A SU571155A1 (ru) 1974-05-07 1974-05-07 Интегральна схема

Publications (1)

Publication Number Publication Date
SU571155A1 true SU571155A1 (ru) 1978-05-25

Family

ID=20586967

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7402031588A SU571155A1 (ru) 1974-05-07 1974-05-07 Интегральна схема

Country Status (1)

Country Link
SU (1) SU571155A1 (ru)

Similar Documents

Publication Publication Date Title
US4714842A (en) Integrated injection logic circuits
US4117507A (en) Diode formed in integrated-circuit structure
US4591738A (en) Charge pumping circuit
Berger The injection model-A structure-oriented model for merged transistor logic (MTL)
CN104518016A (zh) 半导体器件和用于形成半导体器件的方法
JPH0324758A (ja) 比較的高いサプライ電圧に耐える卓越した能力を有する相補ldmosパワートランジスタ、cmos及び縦型pnp集積構造を含んで成る混合技術集積デバイス
US4072868A (en) FET inverter with isolated substrate load
JPS608628B2 (ja) 半導体集積回路装置
US4138782A (en) Inverter with improved load line characteristic
US4356502A (en) Protection circuit for a semiconductor device
SU571155A1 (ru) Интегральна схема
Hewlett Schottky I/sup 2/L
US6310377B1 (en) Semiconductor device having an SOI structure
JPS5976476A (ja) 絶縁ゲ−ト電界効果トランジスタ
US5119160A (en) Clocked CBICMOS integrated transistor structure
SU619066A1 (ru) Интегральный логический элемент
US4599635A (en) Semiconductor integrated circuit device and method of producing same
US4595942A (en) Integrated circuit
JPH03501792A (ja) 相補性mos回路技術による“ラツチアツプ”保護回路を有する集積回路
US4001866A (en) Monolithic, junction isolated photrac
US4121116A (en) Component for logic circuits and logic circuits equipped with this component
CA1040319A (en) Bipolar logic circuit
GB1446386A (en) Single bipolar transistor memory cell and methods of operation and fabrication
JPS6232626B2 (ru)
JPS60138963A (ja) 半導体装置