SU565399A2 - Device for signal compression in time - Google Patents
Device for signal compression in timeInfo
- Publication number
- SU565399A2 SU565399A2 SU7502119557A SU2119557A SU565399A2 SU 565399 A2 SU565399 A2 SU 565399A2 SU 7502119557 A SU7502119557 A SU 7502119557A SU 2119557 A SU2119557 A SU 2119557A SU 565399 A2 SU565399 A2 SU 565399A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- outputs
- time
- converter
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Изоб|ретен-ие .ситс к радиотехнике и может использоватьс дл обработки сигналов и«форма1Ц.ии.The invention is for radio engineering and can be used for signal processing and formac.
По основному aiBT. свид. № 430513 известно устройство дл сжати сигнала ио времени , содержащее преобразователь аналог-цифра , выходы которого подключены к входам одного из блоков согласовани и прео:бразователей цнфра-аналог, выходы последних соедннены с входами других блоков согласовани , выходами соединенных с входа:ми блоков пам ти, другие .входы которых соединены с выходом блока записи и считывани , выходы блоков пам ти 4qpe3 умножители соединены с соответствующИМи входами сумматора, выходом соединенного с входом усилител 1.On the main aiBT. swith No. 430513, a device for compressing a signal is known in time, containing an analog-to-digital converter, the outputs of which are connected to the inputs of one of the matching units and the preamplifiers of the nfra-analogue unit, the outputs of the latter are connected to the inputs of other matching units, the outputs connected to the input of These, the other inputs of which are connected to the output of the writing and reading unit, the outputs of the memory blocks 4qpe3 multipliers are connected to the corresponding inputs of the adder, the output connected to the input of amplifier 1.
Однако в известном устройстве за счет суммировани выходов блоков .пам ти с разными весами на выходе сумматора имеютс высокие значени шумов блоков пам ти, что снижает точность восстанавлени сигнала.However, in the known device, due to the summation of the outputs of blocks with different weights at the output of the adder, there are high values of the noise of the memory blocks, which reduces the accuracy of the signal recovery.
С целью повышени точности восстановлени сигнала в предлагаемом устройстве дл сжати сигнала по времени к выходу каждого из блоков пам ти IB каналах с весовым нреобразованием подключены последовательно соединенные усилитель с регулируемым коэффициентом усилени , преобразователь аналог-цифра , преобразователь цифра-аналог, умножитель веса, причем вход преобразовател аналог-цифра и выход преобразовател цифра-аналог долоднительно соединены с входами вычитающего устройства, выход которого подключен к регулирующему входуIn order to improve the accuracy of the signal recovery in the proposed device for compressing the signal in time, serially connected amplifier with adjustable gain, analog-to-digital converter, digital-to-analog converter, weight multiplier are connected to the output of each of the memory blocks of IB channels with weight conversion, and An analog-to-digital converter and a digital-analog converter's output are connected to the inputs of a subtractor, the output of which is connected to a regulating input.
усилител с регулируемым коэффициентом усилени .variable gain amplifier.
На чертеже приведена структурна электрическа схема предложенного устройства. Устройство дл сжати сигнала по време.The drawing shows a structural electrical circuit of the proposed device. A device for compressing the signal in time.
ни содержит Преобразователь / аналог-цифра , выходы которого подключены к входам одного из блоков 2 согласовани и преобразователей 3 цифра-аналог, выходы последних соединены с входами других блоков 2, соедиценных выходами с входаМи блоков 4 пам ти , другие входы блоков 4 соединСНы с выходом блока 5 31аписи и считывани . К выходу каждого из блоков 4 (кроме одного) в кана. лах с весовым преобразованием подключеныIt contains a Converter / analogue-digit, the outputs of which are connected to the inputs of one of the matching unit 2 and converters 3 digital-analogue, the outputs of the latter are connected to the inputs of the other blocks 2, connected outputs from the input of the memory blocks 4, the other inputs of the blocks 4 connect with the output block 5 31apis and read. To the output of each of the blocks 4 (except one) in the channel. weight conversion lah connected
последовательно соединенные усилитель 6 с регулируемым коэффициентом усилени , преобразователь 7 аналог-цифра, преобразователь 8 цифра-аналог, умножитель 9 веса, причем вход преобразовател 7 и выход преобразовател 8 дополнительно соединены с входами вычитающего уст|ройства 10, выход которого подключен к регулирующему входу усилител 6. Выход одного из блоков 4 соединен с входом одного из умножителей 9, а выходы последних соединены с соответствующими вхо.serially connected amplifier 6 with adjustable gain, analog-to-digital converter 7, digital-analog converter 8, weight multiplier 9, and the converter 7 input and converter 8 output are additionally connected to the inputs of the subtractor 10, the output of which is connected to the amplifier control input 6. The output of one of the blocks 4 is connected to the input of one of the multipliers 9, and the outputs of the latter are connected to the corresponding inputs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7502119557A SU565399A2 (en) | 1975-04-02 | 1975-04-02 | Device for signal compression in time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7502119557A SU565399A2 (en) | 1975-04-02 | 1975-04-02 | Device for signal compression in time |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU430513 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU565399A2 true SU565399A2 (en) | 1977-07-15 |
Family
ID=20614664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU7502119557A SU565399A2 (en) | 1975-04-02 | 1975-04-02 | Device for signal compression in time |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU565399A2 (en) |
-
1975
- 1975-04-02 SU SU7502119557A patent/SU565399A2/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1188424A (en) | Multiplier/adder circuit | |
| US4531089A (en) | Electric power detecting circuit and gain control circuit using the same | |
| GB1298371A (en) | Improvements in or relating to analogue to digital conversion systems and methods | |
| JPS55158715A (en) | Gain control circuit | |
| SU565399A2 (en) | Device for signal compression in time | |
| US4393369A (en) | Floating-point A/D and D/A converter | |
| JPS5634225A (en) | Analogue-digital conversion unit | |
| JPS5518114A (en) | Analog-digital converter | |
| JPS568922A (en) | A-d converting circuit | |
| JPS55151820A (en) | Analog-digital converter | |
| SU884082A1 (en) | Controllable filter | |
| SU830420A1 (en) | Logarithmic sonverter | |
| FR2454229A1 (en) | Logarithmic A=D converter - has true logarithmic characteristic and employs two standard generators | |
| SU1249703A1 (en) | Device for analog-to-digital conversion | |
| SU1265806A1 (en) | Function generator | |
| SU661560A1 (en) | Analogue multiplying device | |
| SU603134A1 (en) | Arrangement for conversion of decimal code into analogue signal | |
| SU818004A1 (en) | Functional voltage-to-code converter | |
| JPH04162828A (en) | Pcm encoder | |
| SU800994A1 (en) | Fourier spectrum analyzer | |
| JPS5582539A (en) | Non-linear ad conversion circuit | |
| SU497724A2 (en) | Multichannel analog-to-digital converter | |
| SU430513A1 (en) | DEVICE FOR COMPRESSION OF A SIGNAL BY TIME | |
| SU1016797A1 (en) | Logarithmic analog-digital converter | |
| SU736116A1 (en) | Adaptive statistic analyzer |