SU560350A1 - Device for generating synchronization pulses - Google Patents

Device for generating synchronization pulses

Info

Publication number
SU560350A1
SU560350A1 SU2308564A SU2308564A SU560350A1 SU 560350 A1 SU560350 A1 SU 560350A1 SU 2308564 A SU2308564 A SU 2308564A SU 2308564 A SU2308564 A SU 2308564A SU 560350 A1 SU560350 A1 SU 560350A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
pulse
synchronization pulses
output
generating synchronization
Prior art date
Application number
SU2308564A
Other languages
Russian (ru)
Inventor
Павел Александрович Посвянский
Галина Васильевна Дубкова
Original Assignee
Предприятие П/Я Р-6609
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6609 filed Critical Предприятие П/Я Р-6609
Priority to SU2308564A priority Critical patent/SU560350A1/en
Application granted granted Critical
Publication of SU560350A1 publication Critical patent/SU560350A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

рых подключены к входам соответствующих разр дов счетчика 5 вычитани , а выход счетчика 5 через дешифратор 6 подключен к другому входу RS-триггера 7.are connected to the inputs of the corresponding bits of the subtraction counter 5, and the output of the counter 5 through the decoder 6 is connected to another input of the RS flip-flop 7.

Устройство работает следующим образом.The device works as follows.

В исходном состо нии RS-триггер 7 находитс  в положении, запрещающем прохождение тактовых импульсов с выхода генератора 1 через элемент И8 на счетный вход счетчика 5 вычитани .In the initial state, the RS flip-flop 7 is in the position prohibiting the passage of clock pulses from the output of the generator 1 through the element I8 to the counting input of the counter 5 subtraction.

В регистре 3 номера импульсов записано число, соответствующее номеру импульса синхронизации, которое через открытые элементы И 4-1... 4-п переписано в разр ды счетчика 5 вычитани . На выходе распределител  2 генерируетс  основна  последовательность импульсов.In register 3 of the number of pulses, a number is written corresponding to the number of the synchronization pulse, which, through the open elements AND 4-1 ... 4-n, is written into the bits of the counter 5 subtraction. The main pulse train is generated at the output of the distributor 2.

В момент окончани  слова основой последовательности импульсов на дополнительном выходе распределител  2 формируетс  импульс , который переводит RS-трпггер 7 в положение , разрешающее прохождение тактовых импульсов с выхода генератора 1 через элемент И8 па счетный вход счетчика 5. При этом запрещаетс  запись числа с выходов регистра 3 номера импульсов на разр дные входы счетчика 5. С этого момента первый и последующие тактовые импульсы одновременно проход т на распределитель 2 и счетный вход счетчика 5.At the moment of the word termination, the basis of the pulse sequence at the additional output of the distributor 2 is a pulse that converts RS-thrugg 7 to the position allowing clock pulses from the output of the generator 1 to pass through the I8 element at the counting input of the counter 5. In this case, the number recording from the outputs of the register 3 is prohibited pulse numbers for the bit inputs of the counter 5. From this point on, the first and subsequent clock pulses simultaneously pass to the distributor 2 and the counter input of the counter 5.

По прохождении т импульсов (где т - число, записанное в счетчик вычитани ), счетчик вычитани  устанавливаетс  в нулевое положение . При этом на выходе дешифратора 6 формируетс  импульс синхронизации, который одновременно устанавливает RS-трпггер 7 снова в положение, запрещающее прохождение тактовых импульсов с выхода генератора 1 на счетный вход счетчика вычитани  и разрешающие запись числа с выходов регистра номера импульса 3 в разр ды счетчика вычитани .By passing t pulses (where m is the number recorded in the subtraction counter), the subtraction counter is set to zero. In this case, a synchronization pulse is generated at the output of the decoder 6, which simultaneously sets the RS-thrgg 7 back to the position prohibiting the passage of clock pulses from the output of the generator 1 to the counting input of the subtraction counter and allowing the number from the outputs of the register of the pulse number 3 to write to the bits of the subtraction counter.

По окончании слова основной последовательности цикл повтор етс  снова п т. д.At the end of the word of the main sequence, the cycle is repeated again.

Достоинством предлагаемого устройства  вл етс  то, что количество элементов И сокращаетс  в 2 раз, что особенно важно при больщой длине слова основной последовательности . Кроме того, сокращаетс  в 2 раз число разр дов регистра номера импульса 3.The advantage of the proposed device is that the number of elements And is reduced by 2 times, which is especially important with a large word length of the main sequence. In addition, the number of bits of the register of pulse number 3 is reduced by 2 times.

Это объ сн етс  тем, что управление номером импульса синхронизации в известном устройстве происходит в унитарном коде, а в предлагаемом - в двоичном, либо в двоичнодес тичном коде.This is explained by the fact that the synchronization pulse number in a known device is controlled in a unitary code, and in the proposed one, in a binary or in a binary part code.

Claims (1)

1. Гуревич В. Э. и др. Импульсно-кодова  модул ци  в многоканальной телефонной св зи . М., «Св зь, 1973, с. 243, рис. 8.3 (прототип ).1. Gurevich, V.E., et al. Pulse-code modulation in multichannel telephone communications. M., “Holy, 1973, p. 243, fig. 8.3 (prototype).
SU2308564A 1975-12-25 1975-12-25 Device for generating synchronization pulses SU560350A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2308564A SU560350A1 (en) 1975-12-25 1975-12-25 Device for generating synchronization pulses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2308564A SU560350A1 (en) 1975-12-25 1975-12-25 Device for generating synchronization pulses

Publications (1)

Publication Number Publication Date
SU560350A1 true SU560350A1 (en) 1977-05-30

Family

ID=20643692

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2308564A SU560350A1 (en) 1975-12-25 1975-12-25 Device for generating synchronization pulses

Country Status (1)

Country Link
SU (1) SU560350A1 (en)

Similar Documents

Publication Publication Date Title
GB1493555A (en) Decoding circuit for binary data
SU560350A1 (en) Device for generating synchronization pulses
SE8103262L (en) waveform generator
SU586452A1 (en) Input-output control device
SU951382A1 (en) Device for magnetic recording of binary code
SU1075255A1 (en) Parallel binary code/unit-counting code translator
SU763970A1 (en) Buffer memory
SU1527715A1 (en) Code converter
SU536514A1 (en) Media skew compensation device
SU503359A1 (en) Time Interval to Digital Code
SU625222A1 (en) Pseudorandom number generator
JPS5934197Y2 (en) counter device
SU809162A1 (en) Device for comparing binary digits
SU632063A1 (en) Pulse train shaper
SU370717A1 (en) CONTROLLABLE PROBABILITY CONVERTER
SU512487A1 (en) Device for reading signals from a magnetic storage unit
SU953725A1 (en) Delta coder
SU1180917A1 (en) Permutation generator
SU1378023A2 (en) Device for shaping pulse trains
SU758498A1 (en) Pulse duration shaper
SU492043A1 (en) Typesetting device
SU777867A1 (en) Device for decoding cyclic shift in m-sequence
SU576574A1 (en) Device for scanning combinations
SU520703A1 (en) Device for converting parallel code to serial
SU1206820A1 (en) Stochastic piece-linear interpolator