SU560208A1 - Device for controlling proportional actuators - Google Patents

Device for controlling proportional actuators

Info

Publication number
SU560208A1
SU560208A1 SU2071658A SU2071658A SU560208A1 SU 560208 A1 SU560208 A1 SU 560208A1 SU 2071658 A SU2071658 A SU 2071658A SU 2071658 A SU2071658 A SU 2071658A SU 560208 A1 SU560208 A1 SU 560208A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
channel
channels
block
input
Prior art date
Application number
SU2071658A
Other languages
Russian (ru)
Inventor
Олег Викторович Булгаков
Михаил Владимирович Герке
Борис Владимирович Ильин
Владимир Васильевич Кашмет
Леонид Михайлович Пин
Николай Федорович Рубекин
Original Assignee
Ленинградский Ордена Ленина И Ордена Трудового Красного Знамени Технологический Институт Им.Ленсовета
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина И Ордена Трудового Красного Знамени Технологический Институт Им.Ленсовета filed Critical Ленинградский Ордена Ленина И Ордена Трудового Красного Знамени Технологический Институт Им.Ленсовета
Priority to SU2071658A priority Critical patent/SU560208A1/en
Application granted granted Critical
Publication of SU560208A1 publication Critical patent/SU560208A1/en

Links

Landscapes

  • Feedback Control In General (AREA)

Description

Рассмотрим формирование управл ющего сигнала в 1-м выходном канале (каналы 6).Consider the formation of a control signal in the 1st output channel (channels 6).

Предположим, что в исходном состо нии в блоке 5 пам ти, в 1-м канале, запомнилс  аналоговый сигнал Фь это значит, что на 1-м выходе блока пам ти, а следовательно, и в 1-м выходном канале устройства и в 1-м входном канале блока 4 задани  адреса в исходном состо нии имеетс  аналоговый сигнал Ф.Suppose that in the initial state in memory block 5, in the 1st channel, the analog signal F was remembered, which means that on the 1st output of the memory block, and consequently, in the 1st output channel of the device and in 1 input channel of the address setting unit 4 in the initial state, there is an analog signal F.

При поступлении по каналам 8 команды от УВМ на 1-й канал блока 4 задани  адреса, аналоговый сигнал Ф: проходит на 1-й пр мой вход блока 3 суммировани , на выходе которого и во входном канале блока 5 пам ти также устанавливаетс  аналоговый сигнал Ф. По каналам 9 команда на выбор адреса какала блока пам ти еще не подаетс .When a command is received via channel 8 from the ACU to the 1st channel of the address setting unit 4, the analogue signal F: passes to the 1st direct input of the summation unit 3, at the output of which the analogue signal F is also set in the input channel of the memory 5 On channels 9, a command to select the address of the memory block has not yet been sent.

По подаче цифрового кода по каналам 10 на цифро-аналоговый преобразователь 1 от УВМ и команды выбора знака по каналам 7 на блок 2 задани  знака на 2-й пр мой или инверсный входы блока 3 (в зависимости от команды выбора знака) постунает дополнительный аналоговый сигнал, пропорциональный цифровому коду АФ. На выходе сумматора 3, а следовательно, и во входном канале блока пам ти аналоговый сигнал устанавливаетс  равнымUpon submission of a digital code through channels 10 to a digital-to-analog converter 1 from the ACU and a command for selecting a character through channels 7, the block 2 assigns a sign to the 2nd direct or inverse inputs of block 3 (depending on the command for selecting a sign) sends an additional analog signal proportional to the digital AF code. At the output of the adder 3, and consequently, in the input channel of the memory block, the analog signal is set to

Ф : Ф + ДФ.F: F + DF.

С поступлением по каналам 9 команды от УВМ на запоминание нового значени  аналогового сигнала открываетс  1-й канал блока 5 пам ти, а 1-й канал блока 4 задани  адреса исполнительного механизма закрываетс . В блоке пам ти запоминаетс  до следующего обращени  к нему новое значение аналогового сигнала ФьWith the arrival of channels 9 from the command and control module to store the new value of the analog signal, the 1st channel of the memory block 5 is opened, and the 1st channel of the 4 block of the address of the actuator is closed. In the memory block, it is remembered until the next access to it by the new value of the analog signal F

На выходе блока пам ти, а следовательно, в соответствующем выходном канале 6 устройства и во входном канале блока задани  адреса по вл етс  новый аналоговый сигналAt the output of the memory block, and consequently, a new analog signal appears in the corresponding output channel 6 of the device and in the input channel of the address setting block

Фвых Ф Ф + ДФ,Fvyh F F + DF,

который  вл етс  новым исходным сигналом дл  следующего цикла. На этом цикл работы устройства заканчиваетс . Остальные каналы работают аналогично.which is the new source signal for the next cycle. This cycle of operation of the device ends. The remaining channels work similarly.

Применение предлагаемого устройства упростит алгоритмы автоматизированного управлени  технологическими процессами, повысит надежность работы систем непосредственного цифрового управлени  и сократитThe application of the proposed device will simplify the algorithms for the automated control of technological processes, increase the reliability of the operation of direct digital control systems and reduce

количество параметров, вводимых в ЭВМ, и соответствующей аппаратуры, так как использование таких устройств не требует ввода в ЭВМ информации о положении исполнительного механизма.the number of parameters entered into the computer, and the corresponding equipment, since the use of such devices does not require input into the computer information about the position of the actuator.

Фо-рмула изобретени P-rmula of the invention

Устройство дл  управлени  пропорциональными исполнительными механизмами, содержащее цифро-аналоговый преобразователь, соединенный с входными каналами устройства , блок пам ти, выходы которого подключены к выходным каналам устройства, отличающеес  тем, что, с целью расширени  области применени , в нем установлены блок задани  знака приращени  выходного сигнала , блок суммировани  и блок задани  адреса исполнительного механизма, выход которого соединен с первым пр мым входом блока суммировани , второй пр мой и инверсный входы которого подключены к выходам блока задани  знака нриращени  выходного сигнала , св занного своим входом с выходом цифро-аналогового преобразовател , а выход блока суммировани  соединен с входами блока пам ти и блока задани  адреса. Источники информации, прин тые во внимание при экспертизе:A device for controlling proportional actuators, comprising a digital-to-analog converter connected to the input channels of the device, a memory block whose outputs are connected to the output channels of the device, characterized in that, in order to expand the scope of application, the output increment sign setting unit is installed the signal, the summation unit and the address setting unit of the actuator, the output of which is connected to the first direct input of the summation unit, the second direct and inverse inputs of which connected to the outputs of the block mark specifying nrirascheni output signal associated to its input to an output digital-to-analog converter, and summing unit output is connected to the memory unit inputs and block specifying address. Sources of information taken into account in the examination:

1.Авт. св. № 348990, кл. G 06D 7/00, 1970.1.Avt. St. No. 348990, cl. G 06D 7/00, 1970.

2.Каталог ЦНИИТЭПРИБОРОСТРОЕНИЯ , 1973, том. 7, раздел 9, описание ПК-5, ПКП-2М (прототип).2.Catalogue of ZNIITEPRIBORODROENIYA, 1973, vol. 7, section 9, description of PC-5, PKP-2M (prototype).

ЮYU

SU2071658A 1974-10-18 1974-10-18 Device for controlling proportional actuators SU560208A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2071658A SU560208A1 (en) 1974-10-18 1974-10-18 Device for controlling proportional actuators

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2071658A SU560208A1 (en) 1974-10-18 1974-10-18 Device for controlling proportional actuators

Publications (1)

Publication Number Publication Date
SU560208A1 true SU560208A1 (en) 1977-05-30

Family

ID=20599668

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2071658A SU560208A1 (en) 1974-10-18 1974-10-18 Device for controlling proportional actuators

Country Status (1)

Country Link
SU (1) SU560208A1 (en)

Similar Documents

Publication Publication Date Title
US2801351A (en) Method and apparatus for control of system output in response to system input
US4025838A (en) Signal modification device for memory controlled manipulator apparatus
US3582621A (en) Industrial process control apparatus
US3958109A (en) Universal modularized digital controller
SU560208A1 (en) Device for controlling proportional actuators
US3591779A (en) Variable frequency compensation for sampled data control systems
US3230351A (en) Self-adaptive control system
US3591772A (en) Computer circuit
US3573797A (en) Rate augmented digital-to-analog converter
US3039688A (en) Digital incremental computer
SU1051538A1 (en) Device for forming system of dependent random events
SU1367011A1 (en) Device for computing logic functions
SU920638A1 (en) Structure loading control device
SU1322277A1 (en) Device for generating time intervals
ES438808A1 (en) Information transfer system
SU888074A1 (en) Programme-control digital system
SU798692A1 (en) Drive control apparatus
Netravali et al. On a class of minimum energy controls related to spline functions
JPS59116854A (en) Time function generator
SU1667050A1 (en) Module for boolean function logic transformation
SU905819A1 (en) Multichannel device for priority processing of requests
SU1462369A1 (en) Functional converter
SU980110A1 (en) Multichannel function generator
SU1023348A2 (en) Multichannel function generator
SU822182A2 (en) Device for computing the difference between two n-digit numbers