SU559427A1

SU559427A1 - Device for controlling synchronization in discrete communication systems

Info

Publication number: SU559427A1
Application number: SU2060088A
Authority: SU
Inventors: Борис Петрович Земцов; Георгий Вольфович Ярошевский
Original assignee: Предприятие П/Я А-7956
Priority date: 1974-09-13
Filing date: 1974-09-13
Publication date: 1977-05-25

Description

1one

Изобретение относитс к электросв зи и может использоватьс дл контрол дискретных систем синхронизации.The invention relates to telecommunications and can be used to control discrete synchronization systems.

Известно устройство дл контрол синхронизации в дискретных системах св зи ДСС), содержащее первый и второй выце- 1ители сигналов, первые входы которых подключены к соответствующим выходам ДСС, а выходы выделителей сигналов подключены к входам анализатора l. A device for controlling synchronization in discrete communication systems DSS is known, comprising first and second signal eliminators, the first inputs of which are connected to the corresponding outputs of the DSS, and the outputs of the signal extractors are connected to the inputs of the analyzer l.

Однако известное устройство формирует специальные измерительные зоны относительно синхроимпульса с последующей проверкой положени фронта посылки относительно этих зон, что увеличивает врем контрол и усложн ет устройство.However, the known device forms special measuring zones with respect to the sync pulse, followed by checking the position of the front of the package with respect to these zones, which increases the monitoring time and complicates the device.

Дл уменьшени времени контрол и упрощени устройства первый вход первого выделител сигналов подключен ко втором входу второго выделител сигналов, первы вход второго выделител сигналов подклк чен ко второму входу первого выделител сигналов.To reduce the monitoring time and simplify the device, the first input of the first signal selector is connected to the second input of the second signal selector, the first input of the second signal selector is connected to the second input of the first signal selector.

i На чертеже дена структурна электрическа схема предложенного устройства., i In the drawing, a structural electrical circuit of the proposed device.,

Оно содержит первый выделитель 1 и второй выделитель 2, первые входы кото- рьгх подключены к соответствующим выходам ДСС 3, а выходы выделителей сигналов 1 и 2 подключены к входам анализатора 4, при этом первый вход первого выделител сигналов 1 подключен ко второму входу второго выделител сигналов 2, а первый вход второго выделител сигналов 2 подключен к второму входу первого выделител сигналов 1.It contains the first selector 1 and the second selector 2, the first inputs of which are connected to the corresponding outputs of the BCN 3, and the outputs of the selectors of signals 1 and 2 are connected to the inputs of the analyzer 4, while the first input of the first selector of signals 1 is connected to the second input of the second selector 2, and the first input of the second signal isolator 2 is connected to the second input of the first signal isolator 1.

Устройство работает следующим o6pa3ON.The device works as follows o6pa3ON.

Первый и Второй выделители сигналов 1 и 2 вьшолнены в виде счетчиков со сбросом , причем первые входы выделителей вл ютс входами счета , а вторые - входами сброса счетчиков. В качестве выходов ДСС 3 используютс выходы сигналов коррекции фазы с накопител .The first and second signal extractors 1 and 2 are implemented in the form of counters with a reset, the first inputs of the selectors are the counting inputs, and the second are the reset inputs of the counters. The outputs of phase correction signals from the accumulator are used as outputs of the DSS 3.

ЕСЛИ ДСС 3 находитс в синхронизме, то сигналы коррекции фазы на выходах viaкопител ДСС vl чередуютс из-за воздействи шукюв. попеременно устан ппива на нуль счетчики выделителей и , ле допуска их заполнени . При выхопеIf the DSS 3 is in synchronization, then the phase correction signals at the outputs of the DSS vl pofitel alternate due to the effect of the shukuv. alternately setting ppiva to zero counters of extractors and, to let them be filled. When vyhope

ДСС 3 из синхронизма сигналы коррекции фазы начинают выдаватьс только с одного из выходов накопител ДСС 3, например с первого. При этом на второй вход одного из выделителей 1 или 2 (например) сигвалы не приход т, в результате чего счетчик начинает заполн тьс (так как нет импульсов сброса).DSS 3 out of synchronism, phase correction signals begin to be outputted only from one of the outputs of the DSS 3 accumulator, for example, from the first. At the same time, at the second input of one of the selectors 1 or 2 (for example), the segals did not arrive, as a result of which the counter begins to fill (since there are no reset pulses).

После заполнени счетчика одного из выделителей 1 и 2 сигнал с его выхода проходит на анализатор 4, который формирует сигнал отсутстви синхронизма.After filling the counter of one of the selectors 1 and 2, the signal from its output passes to the analyzer 4, which generates a signal of lack of synchronism.

Так как формирование сигналов коррекции фазы (заполнение накопител ДСС 3) начинаетс сразу же после по влени тенденции к выходу ДСС 3 из синхронизма, врем анализа сокращаетс . Кроме того, так как не надо формировать измерительные и используетс накопитель ДССЗ упрощаютс схемы выделителей 1 и 2 анализатора 4.Since the generation of phase correction signals (filling in the DSS 3 accumulator) begins immediately after the occurrence of a tendency for the DSS 3 to go out of sync, the analysis time is reduced. In addition, since it is not necessary to form the measurement and the DSSZ drive is used, the separator circuits 1 and 2 of the analyzer 4 are simplified.

Claims

1. A device for controlling synchronization in discrete communication systems (DSS),

containing the first and second signal extractors, the first inputs of which are connected to the corresponding outputs of the BCS, and the outputs of the signal extractors are connected to the analyzer inputs, characterized in that, in order to reduce the monitoring time and simplify the device, the first input of the first signal extractor is connected to the second input the second signal extractor, the first input of the second signal extractor is connected to the second input of the first signal extractor.

2, the device according to claim 1, wherein the first and second signal extractors are in the form of counters with a reset.

Sources of information taken into account in the examination:

1. Copyright SVT1 USSR Childhood No. 374755, M. Cl. H 04 L 11/08, O5.1O.70.