SU556480A1 - Устройство дл приема информации с обнаружением ошибок - Google Patents

Description

1

Изобретение относитс  к автоматике и передаче дифровых данных и может использоватьс  в иифОрмащионных системах дл  .отображеии  циф|ровой информации на (рассредоточеНных пунктах лриема.

Известны устройства дл  передачИ HI приема информации с временным уплотнением каналов св зи. Дл  поддержани  синхр-оинюсти и синфа.3ности передающих и приемных распределителей в них используютс  высокоста-бильные генераторы и сложные схемы поэлемеигной и цикловой синхронизации 1.

Изщ-естны также устройства дл  .приема ипформации , содержащие распределитель, выделптель си.,рон1ГЗирующего импульса, генератор импульсов, блок пам ти и элементы И 2, а также устройство, в котором используетс  /непрерывный циклический огорос источник ощ информации 3. Однако в известных устройствах не производитс  обнаружение ошибок в .принимаемой ииформации, а приемные распределители должны иметь такое же количество элементов, как и передающие.

Известно также устройство дл  приема информации , осуществл ющее последовательную обработку прин той информации и содержащее генератор импульсов, блок фазировани , преобразователь последовательного кода в параллельный, блок пам ти, узел обнаружени  ошибок, элементы сравнени  и

элементы И 4. Однако это устройство громоздко в случае его технической реализации дл  приема большого объема передаваемых сообщений.

Наиболее близким к предлагаемому техническИМ решением - вл етс  устройство дл  приема информации с обнаружением ошибок, содержащее блок фазировани , первый вход которого и первый вход первого элемента И

соединены с входом устройства, лерв.ый выход блока фазировани  нодключен к второму входу первого элемента И, выход которого соединен с входом дреобразовател  последовательного кода в -параллельный, информационные выходы которого подключены к соответствующим входам блока пам тн, разрешающие входы которого соединены с выходами информационных эле ментов И, лер-в-ые входы которых .подключены к выхода коммутатора , дешифратор и элементы ИЛИ и И 5.

Однако известное устройство не обеспечивает достаточной надежности приема при передаче на пункт большого чшсла сообщений.

Цель изобретени -повышение надежности приема больших объемов информации, поступающей с центрального пункта по одностороннему каналу св зи.

Это достигаетс  тем, что в предлагаемое

устройство введены двоичные счетчики групп

инфор.мации, и двоичные счетчики разр дов инфОрмацш, дополнительные элементы И, блок сравнени  кодов и блок обнаружени  ошибок, иервый выход которого подключен к второму (ВХОДУ блока фазировани  и к управл ющему входу блока пам ти, второй выход соединен с вторы ги входами ииформационных элементов И, пе1рвый управл ющий выход .преобразовател  последовательмого кода в параллельный подключен к первому выходу блока обнаружени  онгибок и к управл ющим входам дешифратора и блока сра внени  кодов , второй управл ющий выход преобразовател  последовательного кода в параллельный соединен со счетным входо1М двоичного счетчика разр дов информации, третий управл ющий выход ссединен с первъкм входом второго элемента И и с вторым .входом блока обнаружени  опгибок, четвертый управл ющий выход .подключен к первому входу гретьего элемента И и к третьему входу блока обнаружени  ошибок, второй выход блока фазировани  подключен к четвертому входу блока обнаружени  он1ибок, к входу сброса двоичного .счетчика блокоъ информации и к первому входу элемента ИЛИ, третий выход блока фазировани  соединен с входом сброса дБОичного счетчика лрупп информации, выход третьего элемента И непосредственно и через двоичный счетчик групп и .формаци-и соединен с еоответствующи.ми входами четвертого элемента И, выход второго элемента И непосредственно и через двоичный счетчик блоков информации Соединен с соответствующими входами .п того элемента И, выходы двоичного счетчика групп информации, двоичного счетчика блоков информации и двоичного счетчика разр дов информа.ции подключены к входам коммутатора, информационные выходы преобразовател  последовательного кода в параллельный, а также объединенные одноименные выходы четвертого и п того элементов И подключены к соответствующим входам блока сравнени  кодов, выход которого соединен с вторым входом элемента ИЛИ и п тым входом блока обнаружени  ошибок, выход элемента ИЛИ подключен к входу сброса двоичного счетчика разр дов информации, выходы которого через дешифратор соединены соответств.енно с третьим входом блока фазировани  и с вторыми входами второго и третьего элементов И. .

На чертеже .показана структурна  схема пр е д л а г а о го ус тр о и ств а.

Устройство содержит преобразователь 1 последовательного кода в параллельный, элемент И 2, .блок 3 фазировани , двоичные счетчики групп информации, блоков информации , .разр дов информации 4, 5 и 6, элементы-И 7 и 8, дешифратор 9, элементы И 10 и II, элемент ИЛИ 12, блок 13 сравнени  кодов., блок 14 обнаружени  ошибок, ко;ммутатор ,15, информационные элементы И 16i- 16;, блок 17 пам ти (18-21 - управл ющие выходы преобразовател  I; 22i-224 - его информационные выходы; 23i-23;; - кодовые выходы двоичного счетчика 4 лрунп информации; - кодовые выходы двоичного счетчика 5 блоков информации; 25i-264 - кодовые выходы двоичного счетчика 6 разр дов информации).

Работа устройства заключаетс  в следующем .

На в-ход устройства по одностороинему каналу С1ВЯЗИ. поступает информаци , содержаща с  в источниках информации, полный объем которых разбит на т грунп, кажда  лртапа - на k .блоков, причем каждый ,блок содержит /разр дов (знаков). Весь объем информации , состо щий из m-ft-/ разр дов, передаетс  последовательно, поразр дно в течение одного полного цикла в односторонний канал СВЕЗИ, при этом циклы .повтор ютс  непрерывно . Скорость лередачи. о.предел етс 

типом канала св зи и допустимым временем ожидани . В одном .полном цикле на вход устройства поступает т адресных комбинаций .номеров груп.п, m-k адресных комбинаций номеров , блоков, т фазирующих ком;бинаций

«Начало цикла и одна фазирующа  комбинаци  «Конец цикла. Все комбинации, .как информационные, так и адресные и фазирующие , передаютс  двОИчным семиэлементным кодом, например, старт-стопным способом.

Кодова  часть каждой комбинации состоит из четырех информационных элементов, двух элементов приз.нака группы или блока и. эле .мента дополнени  до четности. К этим семи элементам добавл ютс  фазирующие элемеиты-стартовый и стаповый.

В процессе передачи производитс  последовательный опрос разр дов первой грзпиы, затем второй и т. д. в пор дке возрастани  их номеров.

Иолный цикл передачи начинаетс  передачей фазирующей комбинации «Номер цикла, например, состо щей из восьми «нулей, включа  стартовый. По двухпроводной линии св зи, соедин ющей центральный пункт с

.пунктом приема, она поступает на вход блока 3 фазировани . Он подсчитывает количество «нулей, следующих один за др.угим, и если их поступит точно восемь подр д, выдает по одному выходу потенциальный сигнал, открывающий элемент И 2, а по друго-.му выходу - импульсный сигнал, устанавливающий в исходные состо ни  счетчик и 5 и 6. Счетчик 4 устанавливаетс  в исходное состо ние сигналом «Конец предыдущего цикла. Следующей

поступает комбинаци  номера первой группы, котора  будет иметь вид «0010001. Здесь перв.ые четыре элемента, счита  справа, представл ют двоичное изображение дес тичного числа «1, означающего .номер первой пруп .пы, а «единица п того элемента несет .в себе пр.изнак того, что передаваема  комбинаци   вл етс  адресной и передаетс  адрес группы . После приема преобразователем 1 этой комбинации на информационных выходах

22i-224 установитс  на врем , равное длительности стоповой посььтки, комбинаци  «0001, cTaipTOBbift импульс с .выхода 19 зани .мает «едимицу в счетчике 6, а импулйс, соответствующий «едипице п того элемента комби ации, с выхода 21 псступает иа в.ход элемента ,И 10. Декодирование состо ний счетчика 6 осуществл етс  деш:ифратором 9. Проверка того, что после комбинации «начало цикла первой должна поступить ком-би аци  номера группы, произ1водитс  соединением -первого выхода дешифратора 9 с вторым входом элемента И 10. Поэтому, если счетчик 6 находитс  в состо нии «0001, то элемент И 10 открыт и импульс с выхода 21 установит счетчик 4 .в состо ние «0001, а также откроет элемент И 7.

Таким образом, на двух входов блока 13 сравнени  кодов устаиа-вливаютс  кодовые комбИНации: «0001, действующа  на выходах 22i-22, и «0001, дейст1вующа  на выходах 23i-23л счетчика 4. Импульс, лодтверждаюишй четность прин той ком(бинации, с выхода 18 поступаетНа ст робирующий вход блока 13 сравнени  кодов, который .провер ет идентичность кодов, и в случае их неидентичности на его выходе им:пуль1с не по вл ешьс , благодагр  чему блок 14 обнаружени  ошибок вырабатывает сигнал «Отнибка, возвращающий блок 3 фазировани  в исходное состо ние , .при котором запрещен прием ком бданаций преобразователем 1. Если же коды идентичны и комбинаци  четна , преобразователь начинает .птием очередной комбинации, котора  несет в себе номер первого блока первой группы и имеет вид «0100001. Здесь первые четыре элемента, счита  справа, представл ют двоичное изоб(ражение дес тичного числа «1, означающего номер первого блока, а «единипа в шестом элементе означает признак номера блока. На выходах вновь з станавливаетс  .комбинаци  «0001, в счетчик б добавл етс  «единица, сигналом с его второго выхода открываетс  элемент И 11 и с выхода 20 записываетс  «единица в счетЧИк 5, который устанавливаетс  в состо ние «0001. Блок 13 аравнени  кодов провер ет , как и В .предыдущем случае, кодовое состо ние счетчика 5 и код, поступающий по выходам 22i-22л. В случае идентиЧ1ности кодов на в.ыходе блока 13 сравнени  кодов по вл етс  импульс, подтверждающий верность приема этой адресной комбинации и через элемент ИЛИ 12 устанавливающий в исходное состо ние Двои.чный счетчик 6. Вслед за этим начинают .поступать информационные комбинации разр дов первого блока первой группы, кажда  из них провер етс  на четность и по выходам 22,-224, передаетс  в блок 17 пам ти и сопровождаетс  синхросигналом , вырабатываемым блоком 14 обнаружени  ошибок.

После приема разр дов первого блока на вход преобразовател  1 комбинаци  номера второго блока «0100010. После ее пр.иема счетчик 6 устанавливаетс  в (/+

-)-1)-е состо ние (/ - количество разр дов в блоке). С (+1)-го выхода дешифратора 9 поступает сигнал, открывающий элемент И 11, благодар  чему с его выхода на вход двоичного счетчика 5 поступает имплльс, перевод щий его в состо ние «0010. После этого .блок 13 сравнени  кодов сравнивает код на выходах 24i-244 счетчика 5 и код на выходах описанным пор дком, после чего

вновь сбрасываетс  в исходное состо ние Двоичный счетчик 5 и начинаетс  прием разр дов второго блока и т. д.

После приема разр дов /г-го блока в первой группе поступает комбинаци  номера

втоПой группы, затем таким же пор дком адресные и информапионные комбинации, относ щиес  к этой группе.

С помощью коммутатора 15 производитс  выбор нужной ГРУППЫ и блока. Он

соединен с выходами двоичных счетчиков 4, 5 и 6 23,-23л, 24,-24д и 25,-25.,. В отрезки впемени. в течентуе которых принимаютс  комбинапии выбранного блока, поочередно, в пор дке поступлени  разр дов этого блока, подготавливаютс  элементы И 16i-16-, а в моменты поступлени  на их .объединенные вторые входы синхросигнала в соответствуюнтие  чейки блока 17 пам ти записываютс  .ни  разр дов, поступающие по выходам 22,-

22....

После передачи всех / разр дов последнего fe-ro блока последней /тг-й грлппы передаетс  (Ь зирующа  кол бинани  «Конец цикла. При на (/+П-М выходе дешифратора 9

должен по витьс  сигнал, разрешающий п.рием этой комбинании, состо щей, нанример. из восьлги «единиц, включа  стоповую, блоком 3 фазировани . После ее приема устанавливаетс  в исходное со-сто ние двоичный счетчиж 4, а следующей за ней комбинацией «Начало цикла устанавливаютс  в исходные состо ни  двоичные счетчики 5 и 6, после чего продолжаетс  аналогично работа в следующем цикле.

При обнаружении любой оигибки - в адресной или Ин.формациоН1ной комбинации - вход Бреобразов.ател  1 закрьгваетс  сигнало М от блока 3 .фазировани , а блок 14 обнаружени  о.шибоК выдает сигнал стирани , по

которому стираетс  информаци  в блоке 17 пам ти.

В предлагаемом з стройстве улучшены экономические и эксплуатационные .характеристики; при использовании устройства упрощаютс  каналы св зи, повыщаютс  до.стоверность приема информации и мобильность устройства .

Claims (5)

1. Емель нов Г. А. и др. Частотное телеуправление . М., «Св зь, 1966, с. 163-170.

2. Тзтевич В. Н. Основы телемеханики. М.-Л., «Энерги , 1967, с. 69, рис. 6-2.

3.Там же, с. 73, рис. 6-3.

4.Юргеисон Р. И. Помех1оустойчиво;сть цифров .ых систем передачи телемеханической информации . Л., «Энерги , 1971, с. 185-186, рис. 6-3.

5.Тутевич В. Н. Телемеханика. М., 1973, €. 329-331.

23, 23s23 2t,Zt22t32 2Sf2S22S3252f

Jx six si N1 Jx six six sLx Jx six NJ

1Б€

17