SU556437A1 - Частотно-импульсное множительно-делительное устройство - Google Patents

Description

1

Изобретение относитс  к области автоматики и вычислительной техники.

Известно частотно-импульсное множительное устройство 1, содержащее счетчики импульсов , триггеры, элементы И и ИЛИ и дешифратор .

Однако оно имеет пониженную точность вычислений и органиченный диапазон изменени  входных частотно-импульсных сигналов.

Известно также частотно-импульсное множительно-делительное устройство 2, содержащее элементы И и ИЛР1, триггеры, элементы задержки, регистр и два счетчика импульсов , счетный вход первого из которых подключен к выходу первого элемента И, соединенного первым входом с первыми входами второго и третьего элементов И и входом частоты делител , а вторым входом - с вторым входом второго элемента И и выходом первого триггера, подключенного установочным входом к входам первых трех элементов задержки, входу обнулени  регистра и выходу четвертого элемента И, соединенного первым входом с первым входом п того элемента И н входом запуска устройства, а вторым входом - с входо.м частоты первого сомножител  н первым входом шестого элемента И, второй вход которого подключен к первому выходу второго триггера. Второй выход второго триггера св зан с вторым входом п того элемента И, а установочный вход - с выходом седьмого элемента И, подключенного нервым входом к выходу шестого элемента

И, а вторым входом - к выходу третьего триггера, соединенного счетным входом с выходом первого элемента задержки. Вход частоты второго сомножител  подключен к третьему входу п того элемента И, соединенного выходом с вычитающим входом второго счетчика импульсов, и нервому входу восьмого элемента И, соединенного вторым входом с выходом четвертого триггера и вторым входом третьего элемента И, подключенного

выходом к первому установочному входу п того триггера, выход которого соединен с третьим входом второго элемента И, подключенного выходом через четвертый элемент задержки к счетному входу четвертого триггера . Выходы второго и третьего элементов задержки соединены соответственно с выходом обнулени  нервого счетчика импульсов и первыми входами элементов И переписи первой группы, св занных вторыми входами с

поразр дными выходамн первого счетчика нмпульсов, а выходами через регистр - с первыми входами элементов И нереписи второй грунпы, вторые входы которых подключены к выходу второго счетчика импульсов,

а выходы - к поразр дным входам второго

счетчика импульсов, причем, выход элемента ИЛИ соедипен с выходом устройства.

Недостатком прототипа  вл етс  ограниченный диапазон изменени  входных частот.

Цель изобретени  - расширение диапазона изменени  входных частот.

Это достигаетс  тем, что в частотно-импульсное множительно-делительиое устройство дополнительно введены элементы И и ИЛИ, триггер, инвертор, реверсивный счетчик и дешифратор, соединенный входами с выходами первого счетчика импульсов, а выходом - с первыми входами первых двух дополнительных элементов И п входом ннвертора , выход которого подключен к первому входу третьего дополнительного элемента И, соединенного вторым входом с выходом второго счетчика импульсов и вторым входом первого дополнительного элемента И, подключенного выходом к вычитаюш,е.му входу реверсивного счетчика. Поразр диые выходы счетчика соединены с входами дополнительного элемента ИЛИ, подключенного выходом к третьему входу первого дополнительного элемента И, а суммируюш,ий вход - с выходом четвертого дополнительного элемента И, первый вход которого подключен к выходу восьмого основного элемента И   первому входу п того дополнительного элемента И. Вторые входы четвертого и п того дополнительных элементов И соединены с соответствующими выходами дополнительного триггера , подключенного установочным входом к первому установочному входу п того основного триггера, соединенного вторым установочным входом с выходом второго дополнительного элемента И, второй вход которого подключен к выходу четвертого основного элемента И. Выходы первого, третьего и п того дополнительных элементов И соединены с соответствующими входами основного элемента ИЛИ.

На чертеже представлена блок-схема устройства .

Устройство содержит счетчики 1, 2 импульсов , реверсивный счетчик 3 импульсов, регистр 4 пам ти, триггеры 5-10, дешифратор 11, инвертор 12, элементы И 13-19, элементы И 20 переписи первой группы, элементы И 21 переписи второй группы, элементы И 22-26, элементы ИЛИ 27, 28, элементы задержки 29-32, клеммы подачи частоты первого сомножител  33, сигнала запуска 34, подачи частоты второго сомножител  35 и частоты делител  36, выходную клемму 37 и элемент И 38.

Работает устройство в двух режимах.

В первом режиме погрешность умножени  определ етс  в основном погрешностью отношени  частоты первого сомножител  FI к частоте делител  FZ. Нри этом количество импульсов «1 частоты FZ, накапливаемое в счетчике 1 в течение периода частоты FI, больше минимально допустимого количества импульсов л.

которое определ етс  задан1миидоп

ПОЙ допустимой погрешностью.

Во втором режиме работы погрешность мпожительно-делительной операции не за

висит уже от отношени  частот -- и опf

редел етс  лишь отношением частоты , FZ к частоте Fa.

В данном режиме работы количество им пульсов «1 меньше л,

миндопНервый режим работы оиредел етс  отсутствием сигнала на выходе дешифратора 11, а второй режим - наличием сигнала.

Множительно-делительиое устройство работает следующим образом.

Входные сигналы первой последовательности с частотой следовани  FI, характеризующие один из сомножителей, подаютс  на клемму 33, сигналы второй последовательности с частотой следовани  Fa, характеризующей другой сомножитель, - на клемму 35. Сигналы третьей последовательности с частотой следовани  FZ, характеризующие делитель , поступают на клемму 36. Далее сигналы последовательности с частотой FI подаютс  на входы элементов И 13, 14, сиппалы с частотой FS - на входы элементов И 22, 23, сигиалы с частотой FZ - на входы элементов И 17 и 19.

В исходном состо нии счетчики 1, 2, 3, регистр 4 иам ти и триггеры, обнулены. В момент ti на клемму 34 подаетс  сигнал разрешени . При этом первый после момента ti импульс, подаваемый на клемму 33, проходит через элемент И 13 и переводит триггер 5 в единичиое состо ние. В результате открываетс  элемент И 19 и на вход счетчика 1 начинают проходить сигиалы делител  с частотой FZ (периодом TZ), которые накапливаютс  в счетчике до момента поступлени  следующего входного сигнала на клемму 33. Очевидно , что частота FZ должна быть больше частоты FI в несколько раз.

Количество импульсов с частотой FZ, поступивших в течение периода Ti последовательности импульсов с частотой FI на вход счетчика I, определ етс  как

TI -t

С поступлением на клемму 33 следующего (второго после подачи сигнала разрешени ) импульса информаци , накоплени  в счетчике 1, передаетс  через элементы И 20 переписи первой группы в регистр 4 пам ти, где запоминаетс , а счетчик обнул етс . Необходимый временной сдвиг между моментами передачи информации и обнулением счетчика осуществл етс  с помощью элементов задержки 31, 32. Далее процесс повтор етс . С приходом каждого последующего импульса из последовательности с частотой следовани  FI он обнул ет регистр 4 пам ти и передает накопленную в счетчике информацию в регистр пам ти.

Необходима  задержка в подаче сигналов на вход счетчика 2 в данном режиме осуществл етс  с помощью схемы, состо щей из триггеров 6, 7, элементов И 14, 15 и элемента задержки 29. После подачи сигнала разрешени  на клемму 34 в момент времени, первый после момента t, сигнал из ИМПУЛЬСНОЙ последовательности с частотой FI проходит на выходы элементов И 13, 14. При этом с выхода элемента И 13 он поступает через элемент задержки 29 на счетный вход триггера 6, перевод  его из нулевого в единичное состо ние . Очевидно, что при этом сигнал с выхода элемента И 14 не проходит на выход элемента И 15, так как отпирающий сигнал с тпиггера б подаетс  на его вход с задержкой за счет элемента 29. При поступлении следующего сигнала на клемму 33 сигнал с выхода элемента И 14 проходит на выход элемента И 15. перевод  триггер 7 в единичное состо ние . В результате открываетс  элемент И 23 и на вход счетчика 2 начинают подаватьс  импульсы с частотой следовани  F. С переводом триггера 7 в единичное состо ние элемент И 14 запираетс  дл  сигналов, подаваемых на клемму 33. Дл  получени  информации в результате в течение первого периода частоты р2 в данном режиме СЛУЖИТ схема, состо ща  из элементов И 17. 18. 22, триггеров 8, 9 и элемента задержки 30. После подачи сигнала разрещени  на клемму 34, прохождени  импульса с клеммы 33 через элемент И 13 и перевода триггера 5 в единичное состо ние на выход элемента И 17 проходит сигнал последовательности с частотой FZОдновременно ИМПУЛЬС с клеммы 36 подаетс  на вход элемента И 18. С выхода элемента И 17 сигнал через элемент задержки 30 поступает на счетный вход триггера 8, перевод  его в единичное состо ние. При этом открываетс  элемент И 22 и на его выход проход т сигналы с клеммы 35.

Указанные сигналы через открытый элемент И 24 и далее через элемент ИЛИ 27 подаютс  на выходную клемму 37 устройства, образу  первые сигналы результата. При поступлении следующего сигнала с клеммы 36 он проходит через элемент И 18 и триггеры 9, 10 устанавливаютс  в единичное состо ние, а в случае подачи сигнала на счетный вход триггера 8, последний переводитс  в нулевое состо ние. При этом запираютс  элементы И 17, 18, 22, 24 и открываетс  элемент И 15. В результате выдача импульсов с клеммы 35 прекращаетс , что необходимо дл  нормального функционировани  устройства.

Сигналы пересчета с выхода счетчика 2 подаютс  через элемент И 26 и далее через элемент ИЛИ 27 иа выходную клемму 37, образу  равномерную иоследовательиость импульсов, характеризующую результат ,   также на управл ющие входы элементов И 21 переписи второй группы. D -сзультате этого информаци , запомненна  в реriTcfpe 4 пам ти, периодически передаетс  через элементы И 21 в счетчик 2, образу  его исходиую уставку. В зависимости от величикы исходной уставки на выходе счетчика 2 устанавливаетс  вполне определенна  частота . При этом каждый последующий ИМПУЛЬС частоты осуществл ет периодический сброс старой информации в регистре 4 и запись новой информации. При этом период последовательности импульсов на выходе счетчика 2 определ етс  выражением

Ti

-т -т вых - 3

г.,

или В частотном представлении F -ZlA

вых - г

Таким образом, на выходе устройства в первом режиме имеет место результат множительно-делительной операции с равномерным расипеделением выходных сигналов.

При увеличении значени  частоты входных сигиалов (например, FI) и по достижении неравенства 1.„инчоп момент tz на выходе дещифратора И по вл етс  высокий уровень напр жени , чем определ етс  второй режим работы множительно-делительного устройства. Элемент И 16 открываетс , элемент И 26 закрываетс  и подаетс  высокий уровень напр жени  иа один из входов элементов И 25, 38.

Первый же сигнал с выхода элемента И 13

после момента U проходит через элемент И 16 и переводит триггер 9 в нулевое состо ние. Это приводит к отпиранию элемента И 17. Далее сигнал с клеммы 36 подаетс  через элемент И 17 и переводит триггер 8 в едииичпое состо ние. При этом открываютс  элементы И 18. 22 и через элемент И 22 и далее чепез элемент И 25 на суммирующий вход реверсивного счетчика 3 начинают проходить сигналы с клеммы 35 ИМПУЛЬСНОЙ последовательности с частотой F.. Указанные импульсы суммируютс  в счетчике 3. ИМПУЛЬСЫ на вход реверсивного счетчика поступают до момента подачи следующего сигнала с клеммы 36, который проходит через элемент И 18 на вход

триггера 9, перевод  его в единичное состо ние , и далее устанавливает триггер 8 в иулевое состо ние, заиира  таким образом элементы И 18, 22. Далее описанный процесс периодически повтор етс  с поступлением

каждого последующего импульса частоты F. Следует отметить, что с поступлением первого же импульса на.вход реверсивного счетчика 3 на выходе элемента ИЛИ 28, входы которого св заиы с разр дными выходами счетчика 3, вырабатываетс  высокий уровень напр жени , в результате чего отпираетс  элемент И 38 дл  сигналов с выхода счетчика 2. Указаииые сигналы с выхода счетчика 2 пролг . на вход э.тсмеит  И 38 и далее на вычитающий вход счетчика 3 и через элемент

ИЛИ 27 на выход устройства. При этом сигналы проход т на выход устройства до момента обнзлени  счетчика 3. В момент обнулени  указанного счетчика на выходе элемента ИЛИ 28 исчезает высокий уровень напр жени  п элемент И 38 запираетс . Далее описанный процесс периодически повтор етс . Причем количество импульсов, записанное в течение одного цикла в реверсивный счетчик 3, определ етс  выражением

TZ

счз - 3

и представл ет собой фактически коэффициент умножени  частоты F.

Таким образом, предложенное устройство обеспечивает существенное расширение диапазона входных частот, так как позвол ет повысить верхний предел частоты Р и понизить нижний предел частот РЧ и F. Это обусловлено тем, что в первом режиме, который

реализуетс  при ,

погрешность

множительно-делительной операции опредеP

Поэтол етс  в основном отношением

му здесь накладываютс  ограничени  на увеличени  верхнего FI и уменьшение нижнего предела Р-г, и РзВо втором режиме () погрешность умножени  не зависит от погрешности

Я, f, и определ етс  отношением частот -- .

2РЗ

Причем это отношение тем меньше, чем больше значение частоты   и меньше значение 2. В результате в предложенном устройстве обеспечиваетс  существенное расширение диапазона изменени  входных частот без уменьшени  точности.

Claims (1)

1.Авт. св. 276519, кл. G 06F 7/52, 1970.

2,Авт. св. № 496556, кл. G 06F 7/52, 1974.