SU547044A1 - Устройство дл детектировани сигналов - Google Patents
Устройство дл детектировани сигналовInfo
- Publication number
- SU547044A1 SU547044A1 SU2121568A SU2121568A SU547044A1 SU 547044 A1 SU547044 A1 SU 547044A1 SU 2121568 A SU2121568 A SU 2121568A SU 2121568 A SU2121568 A SU 2121568A SU 547044 A1 SU547044 A1 SU 547044A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- signal
- node
- projections
- nodes
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Description
выход которого подключен к другим узлам определени величины проекций сигнала.
На чертеже изображена структурна электрическа схема предложенного устройства.
Устройство содержит объединенные ио входу коррел торы 1 и 2, нри этом выходы коррел торов 1 и 2 через первый узел 3 переключени подключены к входам узла 4 пересчета проекций сигнала, выходы которого соединены с входами узлов 5 и 6 дл выделени абсолютной величины напр жений проекций сигнала. Выходы узлов 5 и 6 соединены с входами сумматоров 7 и 8, на вторые входы последних подано посто нное напр жение, и их выходы соединены с входами второго узла 9 пересчета нроекций сигнала, его другие входы подключены к входам узла 10 оиределени наименьшей величины сигнала, входы которого также соединены с входами первого узла 4 пересчета проекцийсигнала. Выходы узла 10 оиределени подключены к управл ющим входам ключей И и 12, включенных между выходами второго узла 9 иересчета ироекций сигнала и входами интеграторов 13 н 14, выходы которых подключены к другим входам первого узла 4 пересчета. Выходы последнего и выходы узлов 5 и 6 дл выделени абсолютной величины напр жений проекций сигнала через второй узел 15 переключенн соответственно подключены к входам узлов 16, 17 и 18, 19 определени знака напр жений ироекций сигнала н определени величины проекций сигнала соответственно , а выход узла 5 выделени абсолютной величины наир жений проекций сигнала через узел 20 сравнени нодключен к уиравл ющим входам дополнительных ключей 21 и 22, а через последовательно соединенные дополнительные сумматоры 23 и 24, дополнительные ключи 21 и 22, усредннтелн 25 и 26, третий узел 27 переключенн соответственно, соеднненный с чейкой пам ти 28, подключен к входам третьего сумматора 29, выход которого подключен к другим входам узлов 18 и 19 определени величины нроекций сигнала. Устройство работает следующим образом. Узлы 3 и 15 переключени разбивают процесс детектированн на два цикла.
В течение иервого цнкла онредел етс величина напр жени порога сравнени дл узлов ГВ и 19 определени величин проекций сигнала , дл чего выход узла 5 выделени абсолютной величины проекций сигнала подключаетс к объединенным входам дополнительных сумматоров 23 и 24, на вторые входы которых подаетс напр жение, снимаемое с выхода чейки пам ти 28. На этих входах сумматоров 23 и 24 формируютс соответственно напр жени 1/3 Un и Ua, необходимые дл сравнени в сумматорах с абсолютной величиной нроекций сигналов.
Результирующие напр жени с выходов сумматоров 23 и 24 через дополнительные ключи 21 и 22 подаютс на входы усреднителей 25 и 26. Ключи 21 и 22 управл ютс узлом 20 сравнени , который сравнивает напр жени
абсолютных величин проекций, поступающих на объединенные входы сумматоров 23 и 24, с
оиорным напр жением, равным - и сфорО
5 мированиым из наир жени , поступающего с выхода чейки пам ти 28. По результату сравиеии онредел етс выход какого из сумматоров 23 и 24 иодключить к усреднителю.
Выходы усреднителей 25 и 26 и выход чейки пам ти 28 в конце первого цикла узлом переключени 27 подключаютс к входам третьего дополнительного сумматора 29, заверщающего онределение нанр жени порога сравнени дл узлов 18 и 19 определени величины
15 нроекций сигнала.
Значение напр жени порога запоминаетс в чейке пам ти сумматора 29, после чего производитс сброс в интеграторах усреднителей 25 и 26, т. е. подготавливаютс усреднители к
20 новому циклу.
На втором цикле детектировани узла 15 переключени подключает узлы 16 и 17 определени знака нанр жени нроекций сигнала к выходам первого узла 4 иересчета нроекций, а
5 узлы 18 и 19 определени величины проекций сигнала, на которые подаетс с чейки пам ти сумматора 29 напр жение порога сравнени , - к выходам узлов 5 и 6 выделени абсолютной величины проекций сигнала.
0 В течение этого цикла узлы 16 и 17 определ ют знаки проекций сигнала на оси приемника , а узлы 18 и 19 - величины этих нроекций. Таким образом, уменьшаетс веро тность ошибки детектировани при кратковременных
5 изменени х уровн сигнала в канале св зи, что повышает точность детектировани .
Claims (1)
1. За вка № 2103726/09, по которой прип то регнеппе о выдаче авторского свпдетельства, М. Кл.2 H04L 27/22, 10.02.75.
Вход
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2121568A SU547044A1 (ru) | 1975-04-07 | 1975-04-07 | Устройство дл детектировани сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2121568A SU547044A1 (ru) | 1975-04-07 | 1975-04-07 | Устройство дл детектировани сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU547044A1 true SU547044A1 (ru) | 1977-02-15 |
Family
ID=20615326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2121568A SU547044A1 (ru) | 1975-04-07 | 1975-04-07 | Устройство дл детектировани сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU547044A1 (ru) |
-
1975
- 1975-04-07 SU SU2121568A patent/SU547044A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9755659B2 (en) | ASAR ADC circuit and conversion method thereof | |
SU547044A1 (ru) | Устройство дл детектировани сигналов | |
US3636448A (en) | Signal source disconnection-detecting method for plural sources | |
SU1012290A1 (ru) | Устройство дл распознавани сигналов | |
JPS54145441A (en) | Converter | |
SU1096634A2 (ru) | Устройство дл сопр жени вычислительной машины с датчиками | |
SU773549A1 (ru) | Устройство дл обработки радиолокационных сигналов | |
SU1026281A2 (ru) | Устройство дл фазового управлени вентильным преобразователем | |
SU588656A1 (ru) | Устройство дл контрол отношени сигнала/шум дискретных каналов св зи | |
SU907861A1 (ru) | Устройство дл приема информации в частотном коде | |
SU1030983A2 (ru) | Оптоэлектронное входное устройство | |
SU1356204A1 (ru) | Устройство автоматической регулировки усилени | |
SU711677A1 (ru) | Преобразователь напр жени в код | |
SU676938A1 (ru) | Преобразователь действующего значени переменного напр жени произвольной формы в посто нное | |
SU568963A1 (ru) | Способ распозновани речевого сигнала | |
SU805488A1 (ru) | Аналого-цифровой преобразователь | |
SU782152A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
SU951753A1 (ru) | Двухчастотный приемник тональных сигналов | |
SU577661A1 (ru) | Устройство дл определени временного положени основного максимума периодического сигнала | |
SU999146A1 (ru) | Устройство дл определени канала с экстремальным уровнем выходного напр жени | |
SU624373A1 (ru) | Устройство дл выделени сигнала | |
SU1690199A1 (ru) | Адаптивный телевизионный дельта-кодер | |
SU966885A1 (ru) | Кодирующее устройство последовательного приближени | |
SU1241419A1 (ru) | Сглаживающее устройство | |
SU883915A2 (ru) | Устройство дл определени среднего значени случайного процесса |