SU1356204A1 - Устройство автоматической регулировки усилени - Google Patents
Устройство автоматической регулировки усилени Download PDFInfo
- Publication number
- SU1356204A1 SU1356204A1 SU864086823A SU4086823A SU1356204A1 SU 1356204 A1 SU1356204 A1 SU 1356204A1 SU 864086823 A SU864086823 A SU 864086823A SU 4086823 A SU4086823 A SU 4086823A SU 1356204 A1 SU1356204 A1 SU 1356204A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- code
- inputs
- decoder
- output
- Prior art date
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Изобретение может быть использовано в системах автоматики и св зи. Цель изобретени - повышение точности . Устройство содержит регулируе- мый четырехполюсник 1, высокочастотный усилитель 2, амплитудный детек- - тор 3, двухпороговый компаратор 4, коммутатор 5, реверсивный счетчик 6, дешифратор 7, блок 9 транзисторных ключей, генератор 10 тактовых импульсов . Вновь введены блок 8 преобразовани кода 1 из п в унитарный и блок 11 переменных резисторов. 3 ил. сл со СП а ю
Description
Изобретение относитс к радиотехнике и.может быть использовано в системах автоматики и св зи.
Целью изобретени вл етс повышение точности.
На фкг.1 показана структурна электрическа схема предлагаемого устройства-; на фиг.2 - принципиальна электрическа схема блока преобразовани кода 1 из п в унитарный, блока транзисторных ключей и блока переменных резисторов ; на фиг. 3 - графический расчет сопр жени , состо щего из дешифратора, блока преобразо- g фиксированное реверсивным счетчиком
вани кода 1 из п в унитарный, блока транзисторных ключей и блока переменных резисторов, с регулировочной характеристикой регулируемого четырехполюсника .
Устройство автоматической регулировки усилени содержит регулируемый четырехполюсник 1, высокочастотный усилитель 2, амплитудный детектор 3, двухпороговый компаратор 4, коммутатор 5, реверсивный счетчик 6, дешифратор 7, блок 8 преобразовани кода 1 из п в унитарный, блок 9 транзисторных ключей, генератор 10 тактовых импульсов и блок 11 переменных резисторов , а также первый и второй элементы И-НЕ 12 и 13 и инвертор 14, вход щие в блок 8 преобразовани .
Устройство работает следующим образом .
В исходном состо нии сигнал с выхода регулируемого четырехполюсника 1 через высокочастотный усилитель 2 поступает на вход амплитудного детектора 3 и после детектировани в виде посто нного напр жени подаетс на вход двухпорогового компаратора 4. При значении регулируемого сигнала Uj3 XQ, (X oj и X 0 - опорные напр жени двухпорогового компаратора 4) сигнал / +1 открывает коммутатор 5 и подключает генератор 10 тактовых импульсов к входу сложени реверсивного счетчика 6. В результате реверсивный счетчик 6 заполн етс пропорционально времени существовани значений ,. Число импульсов, поступающих в реверсивный счетчик 6, в виде двоичного кода на его выходе подаетс на дешифратор 7 и далее через блок 8 преобразовани кода 1 из п на управл ющие входы блока транзисторных ключей 9 и включает число транзисторных ключей, соответствую30
35
40
50
55
6, с помощью дешифратора 7, блока 8 преобразовани кода из п и блока 9 транзисторных ключей, поддерживает сигнал Хр на стационарном уровне.
2Q При значении Uj, X на выходе двухпорогового компаратора 4 формируетс сигнал :/ -1, который через коммутатор 5 подключает генератор 10 тактовых импульсов к выходу вычита25 ни реверсивного счетчика 6. Накопленное в реверсивном счетчике 6 число уменьшаетс , а следовательно, с помощью дешифратора 7, блок 8 преобразовани кода из п и блока транзисторных ключей 9 снижаетс величина X . В результате коэффициент пере дачи увеличиваетс и величина U возрастает. Процесс заканчиваете в момент, когда возрастающее Uj входит в зону .
Например, при поступлении от реверсивного счетчика 6 четырехразр дного двоичного кода дешифратор 7 пре образует его в дес тичный код и выдает сигнал логического нул (благодар наличию инверсных выходов) на вход первого элемента И-НЕ 12 блока 8 преобразовани кода 1 из п Если в реверсивный счетчик 6 поступило два импульса, то на вход дешифратора 7 поступает код 0010 и в результате с второго выхода дешифратора 7 на второй элемент И-НЕ 13 блока 8 преобразовани кода 1 из п посту пает сигнал О вместо 1 в исходном состо нии.
Поскольку в исходном состо нии на все входы второго элемента И-НЕ 13 блока 8 преобразовани кода 1 из п поступают сигналы 1, а при поступлении указанного кода на один вход второго элемента И-НЕ 13 блока 8 преобразовани кода 1 из п поступает О, на выходе этого элемента
щее сигналам с выхода блока 8 преобразовани кода 1 из п. При этом токи от каждого ключа поступают на вход управлени регулируемого четырехполюсника 1. Регулирующий сигнал Хр в данном случае измен ет коэффициент передачи до тех пор, пока регулируемый сигнал и2 не .попадет в зону и XPJ - Хд . При этом сигнал с/ становитс равным нулю и коммутатор 5 отключает генератор 10 тактовых импульсов от входа сложени реверсивно- .го счетчика 6. Число импульсов, за0
5
0
0
5
6, с помощью дешифратора 7, блока 8 преобразовани кода из п и блока 9 транзисторных ключей, поддерживает сигнал Хр на стационарном уровне.
Q При значении Uj, X на выходе двухпорогового компаратора 4 формируетс сигнал :/ -1, который через коммутатор 5 подключает генератор 10 тактовых импульсов к выходу вычита5 ни реверсивного счетчика 6. Накопленное в реверсивном счетчике 6 число уменьшаетс , а следовательно, с помощью дешифратора 7, блок 8 преобразовани кода из п и блока транзисторных ключей 9 снижаетс величина X . В результате коэффициент передачи увеличиваетс и величина U возрастает. Процесс заканчиваете в момент, когда возрастающее Uj входит в зону .
Например, при поступлении от реверсивного счетчика 6 четырехразр дного двоичного кода дешифратор 7 преобразует его в дес тичный код и выдает сигнал логического нул (благодар наличию инверсных выходов) на вход первого элемента И-НЕ 12 блока 8 преобразовани кода 1 из п. Если в реверсивный счетчик 6 поступило два импульса, то на вход дешифратора 7 поступает код 0010 и в результате с второго выхода дешифратора 7 на второй элемент И-НЕ 13 блока 8 преобразовани кода 1 из п поступает сигнал О вместо 1 в исходном состо нии.
Поскольку в исходном состо нии на все входы второго элемента И-НЕ 13 блока 8 преобразовани кода 1 из п поступают сигналы 1, а при поступлении указанного кода на один вход второго элемента И-НЕ 13 блока 8 преобразовани кода 1 из п поступает О, на выходе этого элемента
сигнал измен етс на 1. При этом сигнал 1 поступает на базу ключа, открывает его и через открытый ключ ток поступает в нагрузку. Величина тока, коммутируема каждым ключом, настраиваетс с помощью резисторов блока 11 переменных резисторов, Одновременно сигнал 1 с выхода второго элемента И-НЕ 13 блока 8 преоб- разовани кода 1 из п поступает на вход инвертора 14, сигнал О с его выхода - на другой вход первого И-НЕ 12 блока 8 преобразовани кода 1 из п, открьгаа другой ключ блока 9 транзисторных ключей.
Таким образом, через нагрузку протекает TQK обоих ключей.
Из фиг.З видно, что в устройстве от нул отсчитываетс только знача- ние Хр, а каждое последующее значени X р получаетс прибавлением необходимой добавки к предьщущему. Например, дискрет X р2 получаетс из X р, + ЗХ, причем дХ определ етс разностью между X р1 - X pj, где X р,- - сигнал на входе управлени регулируемого четырехполюсника 1; К jj - коэффициент передачи регулируемого четырехполюсника 1-, п , - щаг дискретного ослаб- лени .
Claims (1)
- Формула изобретени Устройство автоматической регулировки усилени , содержащее последовательно соединенные регулируемый четьфехполюсник, к входу управлени которого подключен выход блока транзисторных ключей, высокочастотный усилитель, амплитудный детектор и двухпороговый компаратор, последовательно соединенные реверсивньй счетчик и дешифратор, а также коммутатор, к входу которого подключен генератор тактовых импульсов, управл ющий вход коммутатора подключен к выходу двух- порогового компаратора, а его первый и второй выходы подключены к входам сложени и вычитани реверсивного счетчика соответственно, отличающеес тем, что, с целью повышени точности, в него введены блок преобразовани кода 1 из п в унитарный , включенный между выходами дешифратора и управл ющими входами блока транзисторных ключей, а также блок переменных резисторов, одни выводы резисторов которого объединены и вл ютс входом дл подачи напр жени смещени , а другие выводы резисторов, вл юпщес выходами блока переменных резисторов, подключены к коллекторам транзисторов блока транзисторных ключей , эмиттеры которых объединены и вл ютс выходом блока транзисторных ключей, при этом входы предварительной установки реверсивного счетчика вл ютс входами дл подачи, кода установки .С§росфиг. 2К нагрузкеLgKoiHiс5фие.ЗРедактор А.ЛежнинаСоставитель С.Даниэл н Техред А.КравчукЗаказ 5811/54 Тираж 900ПодписноеВНРШПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Корректор А.Обручар
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864086823A SU1356204A1 (ru) | 1986-07-02 | 1986-07-02 | Устройство автоматической регулировки усилени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864086823A SU1356204A1 (ru) | 1986-07-02 | 1986-07-02 | Устройство автоматической регулировки усилени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1356204A1 true SU1356204A1 (ru) | 1987-11-30 |
Family
ID=21244925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864086823A SU1356204A1 (ru) | 1986-07-02 | 1986-07-02 | Устройство автоматической регулировки усилени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1356204A1 (ru) |
-
1986
- 1986-07-02 SU SU864086823A patent/SU1356204A1/ru active
Non-Patent Citations (1)
Title |
---|
Царенко В.Т. и др. Автоматические устройства СВЧ. Киев: Техн1ка, 1983, с. 111. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1264850A3 (ru) | Ключевой усилитель цифрового усилител мощности | |
US5619203A (en) | Current source driven converter | |
KR960015211B1 (ko) | 자동 이득 제어 회로를 갖는 아날로그-디지탈 변환 장치 | |
US5155386A (en) | Programmable hysteresis comparator | |
US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
EP0063443A2 (en) | A digital waveform conditioning circuit | |
US3688221A (en) | Two-stage pcm coder with compression characteristic | |
KR100258644B1 (ko) | 디지탈 자동 이득 제어 회로 | |
US5408199A (en) | Gain control amplifier having reduced feedback resistance | |
CA1092203A (en) | Gain ranging amplifier system | |
EP0145101A2 (en) | Carrier detection circuit | |
CA1301860C (en) | Circuits with multiple controlled gain elements | |
KR920004347B1 (ko) | 아나로그/디지탈변환회로 | |
EP0026579B1 (en) | A digital-to-analog conversion system | |
US4684924A (en) | Analog/digital converter using remainder signals | |
SU1356204A1 (ru) | Устройство автоматической регулировки усилени | |
US4306224A (en) | Analog-to-digital converting apparatus | |
EP0140507B1 (en) | A/d converter | |
US5298868A (en) | Gain control amplifier | |
EP0052226A1 (en) | Digital to analog converting apparatus | |
US5436582A (en) | Comparator device for selecting received signals | |
US3482180A (en) | Variable gain amplifier and circuits using same | |
US3626407A (en) | Circuits for conversion between analog and digital representations of data | |
SU1334375A1 (ru) | Аналого-цифровой преобразователь | |
SU1282310A1 (ru) | Устройство автоматической регулировки усилени |