SU544958A1 - Устройство дл управлени обменом информацией - Google Patents
Устройство дл управлени обменом информациейInfo
- Publication number
- SU544958A1 SU544958A1 SU1768492A SU1768492A SU544958A1 SU 544958 A1 SU544958 A1 SU 544958A1 SU 1768492 A SU1768492 A SU 1768492A SU 1768492 A SU1768492 A SU 1768492A SU 544958 A1 SU544958 A1 SU 544958A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- block
- information
- input
- buffer memory
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Description
Изобретение относитс к вычислительной технике и автоматической передаче данных и может быть применено в системах ввода информации в ЦВМ.
Известпо устройство дл управлени обменом информацией {, содержащее блок приема информации, блок контрол и блок буферной пам ти.
Однако такое устройство имеет большой объем оборудовани .
Известно также устройство 2, наиболее близкое по существу технического решени к изобретению, содержащее блок приема информации , блок контрол , блок перезапроса, счетчик перезапросов и блок буферной пам ти . Первый вход блока приема информации св зан с соответствующим входом устройства, а выход - с входом блока контрол и первым входом блока буферной пам ти, первый выход которого соединен с выходом устройства , выход блока перезапроса - с выходом устройства и входом счетчпка перезапросов, первый выход которого св зан с выходом устройства .
Педостатком устройства вл етс отсутствие возможности управлени скоростью приема информации от абонента в блок буферной пам ти в зависимости от заполнени последнего . В тех случа х, когда скорость нриема превыпшет скорость выдачи из блока буферной пам ти, возможно нереиолнение блока буферной пам ти и прекращение прпема, в результате чего может пропзойти потер информации .
Цель изобретени - расширение функциональных возможностей устройства путем реализации им дополнительной функции управлени скоростью приема информации от абонента в блок буферной пам ти в зависимости
от заполненп последнего.
Дл этого в устройство дополнительно введены блок признака заполненп буферной пам ти , триггер, элемент И и элемент ИЛИ. Первый выход блока контрол соединен с вторым входом блока буферной пам ти и первы.м входом элемента И, а второй выход - с первым входом элемента ИЛИ, выход которого св зан с входом блока перезапросов, а второй вход - с вторым входом блока прпема информации и едпппчным выходом триггера. Пулевой вход триггера соединен с вторым выходом счетчпка перезапросов, а единичный вход - с выходом элемента И, второй вход которого св зан с выходом блока иризнака заполнени буферной нам ти, а вход последнего - с вторым выходом блока буферной пам тп .
Блок-схема устройства приведена на чертеже .
Claims (2)
- Устройство дл уиравленн обменом ипформацией содержит блок 1 приема информации, блок 2 контрол , блок 3 перезапроса, счетчик 4 перезапросов, блок 5 буферной пам ти, блок 6 признака заполнени буферной пам ти, триггер 7, элемент И 8 н элемент ИЛИ 9. Работает устройство следуюои1М образом. Отрезки времени, когда происходит прием информации, называютс сансами прнема, моменты времени, в которые поступает информаци , - тактами приема. В начале каждого сеанса нриема все триггеры и регистры устройства устанавливаютс в исходное состо иие. В иервом такте приема на вход устройства и далее на блок 1 приема информации поступает иерва информаци . В блоке 2 контрол провер етс правильность приема, например, по четности. Если ошибки нет, то на первом выходе блока контрол формируетс сигнал отсутстви ошибки, передаваемый на блок 5 буферной пам ти п разрешаюш ,ий прием информации из блока 1, а затем выдачу информации из блока буферной иам тн на выход устройства. Сигнал перезапроса при этом ие формируетс . В следуюп№м такте на блок 1 поступает нова информаци . Если по вилась ошибка, то на втором выходе блока 2 контрол по вл етс сигнал ошибки, который поступает через элемент ИЛИ 9 в блок 3 перезапроса. На выходе блока 3 формируетс сигнал перезапроса. Состо ние счетчика 4 нерезаиросов при этом увеличиваетс па «1. Сигпал на иервом выходе блока 2 коитрол в этом случае не по вл етс , и прием в блок 5 буферной пам ти закрыт. В ответ на нерезапрос, в следующем такте на блок приема информации «I повторно поступает «стара ииформаци , котора подвергаетс обработке в рассмотренном пор дке до тех пор, пока не произойдет правильный прием информации. В этом случае сигнал перезаироса не выдаетс , а счетчик 4 перезапросов устанавливаетс в исходное состо ние (цепи установки счетчика 4 в исходное состо иие на чертеже не показаны). Повторение перезанросов может быть многократным , но не должно превышать заданного предельного числа Яцакс. Если число иерезапросов превысит Пманс, то на первом выходе счетчика 4 формируетс сигнал неисправности и сеаис приема прерываетс . В каждом такте приема, в блоке 6 провер етс заполнение блока 5 буферной пам ти по заданному условию, например по условию заполнени половины чеек. В этом случае, т. е. при выполнении этого услови , на выходе блока 6 признака заполнени буферной пам ти формируетс сигнал занолнени . При этом, если очередиой такт ириема без ошибки, триггер 7 устанавливаетс в положение «1 и устройство переходит в режим дополнительных перезапросов. Дополнительные перезапросы выдаютс на выход устройства с выхода блока 3, а на второй вход блока 1, иоступает сигнал запрета приема повторно присылаемой информации, В этом режиме устройство находитс до тех пор, пока счетчик 4 перезапросов не выдаст сигнала предупреждени , например, за один такт до предельно донустимого числа иерезаиросов . Сигнал предупреждени устанавливает триггер 7 в состо ние «О и тем самым снимает режим дополнительных перезапросов. При этом сигнал перезапроса не выдаетс , счетчик 4 устанавливаетс в исходное состо ние . В следующем такте на первый вход блока 1 поступает нова информаци и носледующа работа порисходит аналогнчно рассмотренному . Достнгнута приостаповка ириема информации позвол ет согласовать скорость приема в блок буферной пам ти п скорость выдачи из него. При этом устройство реализует доиолнительно функцию управлени скоростью ириема ииформации от абонеита в зависимости от возможностей обработки информации на ЦВМ, что повышает эффективиость ее обработкп . Формула изобретени Устройство дл управлени обменом информацией , содержащее блок приема информации , блок контрол , блок перезапроса, счетчик перезапросов и блок буфериой пам ти, причем первый вход блока приема информации св зан с соответствующим входом устройства , а выход - с входом блока контрол и первым входом блока буферной пам ти, первый выход которого соединен с выходом устройства, выход блока перезапроса соединен с выходом устройства и входом счетчика перезаиросов, первый выход которого св зан с выходом устройства, отличающеес тем, что, с целью расширени функциональных возможностей, в устройство доиолпительио введены блок признака заполнени буферной пам ти, триггер, элемент И и элемент ИЛИ, причем первый выход блока контрол соединен с вторым входом блока буферной пам ти и первы.м входом эле.мента И, а второй вЕз1ход - с первым входом элемента ИЛИ, выход которого св зан с входом блока перезапросов , а второй вход - с вторы.м входом блока приема информации и единичным выходом триггера, нулевой вход которого соединен с вторым выходом счетчика перезапросов , а единичный вход - с выходо.м элемента И, второй вход которого св зан с выходом блока признака заполнени буферной пам ти , вход которого соединен с вторым выходом блока буферной пам ти. Источники информации, прин тые во внимание при экспертизе: 1.Авт. св. К° 378832, кл. G 06F 3/04, 1970.
- 2.Овчинников В. П. Устройство автоматического обмена информацией. М., Энерги , 1971, с. 100, рис. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1768492A SU544958A1 (ru) | 1972-04-04 | 1972-04-04 | Устройство дл управлени обменом информацией |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1768492A SU544958A1 (ru) | 1972-04-04 | 1972-04-04 | Устройство дл управлени обменом информацией |
Publications (1)
Publication Number | Publication Date |
---|---|
SU544958A1 true SU544958A1 (ru) | 1977-01-30 |
Family
ID=20509325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1768492A SU544958A1 (ru) | 1972-04-04 | 1972-04-04 | Устройство дл управлени обменом информацией |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU544958A1 (ru) |
-
1972
- 1972-04-04 SU SU1768492A patent/SU544958A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4380052A (en) | Single transmission bus data network employing a daisy-chained bus data assignment control line which can bypass non-operating stations | |
US4408300A (en) | Single transmission bus data network employing an expandable daisy-chained bus assignment control line | |
US4342995A (en) | Data network employing a single transmission bus for overlapping data transmission and acknowledgment signals | |
US3842405A (en) | Communications control unit | |
US3795800A (en) | Watchdog reload initializer | |
US3723975A (en) | Overdue event detector | |
US3573744A (en) | Data buffer system for transferring information from a first to a second storage medium | |
US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
US3340515A (en) | Data buffering for time related measured data transmitted asynchronously | |
SU544958A1 (ru) | Устройство дл управлени обменом информацией | |
US3603932A (en) | Party line stations for selective calling systems | |
US4091445A (en) | Program switching monitor | |
US3302181A (en) | Digital input-output buffer for computerized systems | |
US3710326A (en) | Preferential offering signal processing system | |
US3209331A (en) | Data control apparatus | |
SU1034029A2 (ru) | Устройство дл обмена информацией между цифровой вычислительной машиной и терминалами | |
EP0075625B1 (en) | Conversation bus for a data processing system | |
SU1104495A2 (ru) | Устройство управлени вводом-выводом | |
SU1183982A1 (ru) | Устройство для моделирования систем человек-машина | |
RU1810890C (ru) | Устройство дл передачи информации между процессорами в многопроцессорной вычислительной системе | |
JPH0335865B2 (ru) | ||
SU1288707A2 (ru) | Устройство дл обмена данными между группой каналов ввода-вывода и оперативной пам тью | |
JP2723245B2 (ja) | ファクシミリ蓄積交換装置 | |
SU545983A1 (ru) | Устройство управлени каналами | |
SU1003064A1 (ru) | Устройство дл обмена информацией |