SU543922A1 - Linear interpolator - Google Patents

Linear interpolator

Info

Publication number
SU543922A1
SU543922A1 SU2193782A SU2193782A SU543922A1 SU 543922 A1 SU543922 A1 SU 543922A1 SU 2193782 A SU2193782 A SU 2193782A SU 2193782 A SU2193782 A SU 2193782A SU 543922 A1 SU543922 A1 SU 543922A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
frame
input
output
pulses
Prior art date
Application number
SU2193782A
Other languages
Russian (ru)
Inventor
Виктор Михайлович Молоканов
Вячеслав Константинович Смирнов
Original Assignee
Военно-Инженерная Ордена Ленина Краснознаменная Академия Им.В.В.Куйбышева
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военно-Инженерная Ордена Ленина Краснознаменная Академия Им.В.В.Куйбышева filed Critical Военно-Инженерная Ордена Ленина Краснознаменная Академия Им.В.В.Куйбышева
Priority to SU2193782A priority Critical patent/SU543922A1/en
Application granted granted Critical
Publication of SU543922A1 publication Critical patent/SU543922A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР Он содержит генератор импульсов 1, третий элемент И 2, счетчик отношени  координатных приращений 3, делитель частоты 4, коммутатор 5, счетчик большего координатного приращени  6, блок управлени  7, второй элемент И 8, блок считывани  программы 9, схемы переписи 10, 11, 12, образую щие блок перезаписи 13, управл ющий триггер 14, счетчик повторени  кадра 15, допол нительный триггер 16, первый элемент И 17 разр ды 18, 19 и 20 регистра сдвига 21 и и элемент ИЛИ 22. Устройство работает следующим образом. Рабочие импульсы, вырабатываемые задающим генератором 1 с частотой следовани  ff,-a (где -Рп - частота исполнительного устройства , о - основание системы счислени  приращений координат, К - максимально возможна  разр дность цифровых эквивалентов приращений), подаютс  на вход элемента 2, который закрыт. Каждый цикл интерпол ции начинаетс  с ввода информации кадра блоком 9, начальный пуск которого осуществл етс  вручную, а затем запуск его при вводе каждого кадра происходит автоматически по сигналу с выхода элемента 17. В каждый кадр в двоично-дес тичном коде вход т значение большего приращени  координат , поделенного на число повторений кадра, отношение большего приращени  координат к меньшему и число повторений кадра . Если приращение координаты X больше или равно приращению координат Y , т.е , то в кадр будут входить приращение ДХ, поделенное на число повторений кадра ДХ отношение к приращению ЛУ т -ЛХ/д и число повторений кадраt7. Если ДХ-СДУ, то большим приращением будетДУ 3 бго отношение к меньшему прира- щениюЛХ будет равно № ;ЛУ/4Х,Пусть необходимо выполнить интерпол цию кадра , а число повторений кадра равно П . Ввод информации в интерпол тор с кадра блоком 9 осуществл етс  в обратном двоично- дес тичном коде в младшую тетраду разр да 20 регистра 21 со сдвигом по четыре разр да влево. При по влении сиг нала о конце ввода кадра блок 9 останавливаетс  и в разр де 18, 19 и 20 регистра 21 будут соответственно находитс  в обратном коде значени  большего из приращений координат, поделенного на число повторений кадра,АХ-- отношение большего из приращений к меньшему) число повторений данного кадра f) По сигналу с выхода блока 9 о конце вво да кадра к содержимому разр дов 18, 19 и 20 через счетные входы прибавл етс  единица , триггер 16 устанавливаетс  в единичное состо ние и запускаетс  блок управлени  7. По этому сигналу блок 7 формирует импульс на выходе, который подключен к схемам переписи 10, 11 и 12, к элементу ИЛИ 22 и к единичному входу триггера 14, По переднему фронту импульса происходит перепись содержимого разр дов 18, 19, и 20 соответственно в счетчики 6,3 и 15, а по его заднему фронту через элемент ИЛИ 22 по счетному входу в счетчик 15 прибав л етс  единица и триггер 14 устанавливаетс  в единичное состо ние. При единичном состо нии триггера 14 открываетс  элемент 2 и импульсы с частотой следовани  f а поступают на делитель частоты 4 к на счетньш вход счетчика 3 отношений большего из приращений к меньшему. С выхода делител  частоты 4 импульсы с частотой следовани  f подаютс  на вход коммутатора 5 и на счетный вход счетчика 6 большего из приращений . При поступлении на вход счетчика 6 лу импульсов в количестве, равномДХ , он установитс  в нулевое состо ние и на его выходе возникает импульс, который поступает на элементы 8 и 17. Так как триггер 16 находитс  в единичном состо нии, то открыт элемент 8 и через него по импульсу с выхода счетчика 6 запуститс  блок управлени  7. По импульсу с элемента 8 на выходе блока 7, который подключен к схемам переписи 10 и 11, а также к элементу ИЛИ 22, возникает импульс. По переднему фрон- ту этого импульса в паузу между импульсами с частотой следовани  - С, осуществл етс  перепись содержимого разр дов 18 и 19 соответственно в счетчики 6 и 3, а по заднему фронту через элемент ИЛИ в счетчик 15 прибавл етс  единица, и работа электрической схемы интерпол тора повтор етс . После того, как работа интерпол тора повто- ритс  (П - 1) раз счетчик 15 установитс  в в нулевое состо ние и по сигналу с его выхода триггер 16 опрокинетс  в нулевое состо ние . Следовательно, откроетс  элемент 17 и закроетс  элемент 8. В этот момент счетчик 6 начнет отрабатывать значение ЛХ-- -ный раз и по импульсу с его выхода через открытый элемент 17 установ тс  в нулевое состо ние перва  тетрада разр да 20, делитель частоты 4 и триггер 14. При установке триггера 14 в нулевое состо ние закроетс  элемент 2. По этому же импульсу запускаетс  блок считывани  программы 9 и осуществл етс  ввод следующего кадра. Таким образом за период рассмотренного цикла работы интерпол тора (врем  отработки одного кадра) по оси X с выхода коммутатора 5 в исполнительное устройство поступит количество импульсов, равное Л х-П. За это же врем  на вход счетчика 3 поступит импульсов в количестве, равном ДХО, -П(54) LINEAR INTERPOLATOR It contains the pulse generator 1, the third element And 2, the counter of the ratio of the coordinate increments 3, the frequency divider 4, the switch 5, the counter of the larger coordinate increment 6, the control block 7, the second element And 8, the program reading block 9, the circuit the censuses 10, 11, 12, which form the rewriting block 13, the control trigger 14, the frame repetition counter 15, the additional trigger 16, the first element AND 17 bits 18, 19, and 20 of the shift register 21 and the element OR 22. The device works in the following way. The working pulses produced by the master oscillator 1 with the following frequency ff, -a (where -Pn is the frequency of the actuator, o is the base of the coordinate increment system, K is the maximum possible digital equivalent of the increments), are fed to the input of element 2, which is closed . Each interpolation cycle starts with input of the frame by block 9, the initial start of which is carried out manually, and then it is started automatically at the input of each frame by the signal from the output of element 17. The increment value is entered into each frame in the binary-decimal code coordinates divided by the number of frame repetitions, the ratio of the larger increments of the coordinates to the smaller one, and the number of repetitions of the frame. If the increment of the X coordinate is greater than or equal to the increment of the Y coordinate, i.e., then the frame will include the increment of DF divided by the number of repetitions of the DH frame relative to the increment of LU t -LH / d and the number of repetitions of the frame t7. If the DH-SDU, then the large increment will be the 3 rd BWR ratio to the lower LH increment will be No.; LU / 4X; Let it be necessary to perform the interpolation of the frame, and the number of repetitions of the frame is equal to P. The input of information into the interpolator from the frame by block 9 is performed in the reverse binary-decimal code in the lower tetrad of bit 20 of register 21 with a shift of four bits to the left. When the signal about the end of the input frame appears, block 9 stops and in bits 18, 19 and 20 of register 21 will be respectively in the reverse code the value of the larger of the coordinate increments divided by the number of frame repetitions, AH - the ratio of the larger of the increments to the smaller ) the number of repetitions of this frame f) By the signal from the output of block 9, the end of the frame is added to the contents of bits 18, 19 and 20 through the counting inputs, the trigger 16 is set to one and the control unit 7 is triggered. By this signal block 7 forms the output pulse, which is connected to the census schemes 10, 11 and 12, to the element OR 22 and to the single input trigger 14, the leading edge of the pulse records the contents of bits 18, 19, and 20, respectively, into counters 6.3 and 15, and on its trailing edge, an element is added to the counter 15 through the counting input element 22, and the trigger 14 is set to one. In the case of a single state of the trigger 14, element 2 is opened and the pulses with the following frequency f and arrive at the frequency divider 4 to the counter's 3 counter input of the ratio of the larger increment to the smaller one. From the output of frequency divider 4, pulses with a succession frequency f are fed to the input of switch 5 and to the counting input of counter 6 of the larger increment. When a pulse arrives at the input of the counter 6 in an amount equal to DX, it will set to the zero state and a pulse will appear at its output, which will flow to elements 8 and 17. Since the trigger 16 is in the single state, element 8 is opened and it is driven by a pulse from the output of counter 6, the control unit 7 is started. By a pulse from item 8, the output of block 7, which is connected to census circuits 10 and 11, as well as to item OR 22, a pulse occurs. On the leading edge of this pulse, between the pulses with the following frequency — C, the contents of bits 18 and 19, respectively, are counted in counters 6 and 3, and on the trailing edge, an OR is added to the counter 15, and the interpolator circuit is repeated. After the operation of the interpolator repeats (P - 1), the counter 15 is set to the zero state and, by a signal from its output, the trigger 16 is tilted to the zero state. Consequently, element 17 will open and element 8 will close. At this moment, counter 6 will begin to work out the value LH-- once and the pulse from its output through open element 17 will be set to the zero state of the first tetrad of discharge 20, frequency divider 4 and trigger 14. When trigger 14 is set to the zero state, element 2 is closed. Using the same pulse, the program read block 9 is started and the next frame is entered. Thus, over the period of the considered interpolator cycle (the time it takes to complete one frame), the X axis from the output of switch 5 will receive the number of pulses equal to L x -P. During the same time, the number of pulses in the number equal to DRL

Счетчик 3 чмеет разр дность 2к, следовательно он Оудет устанавливатьс  в нулевое состо ние при поступлении на его счетный вход импульсов в количестве т- . При установке счетчика 3 в нулевое состо ние на его выходе возникает импульс, по которому запускаетс  блок управлени  7. Блок 7 формирует импульс на выходе, который соединен со схемой переписи 11, По этому импульсу в момент паузы между импульсами с частотой следовани  f, о, значение т снова перепишетс  из разр да 19 в счетчик 3. Перепись значени  m из разр да 19 в счетчик 3 через количество импульсов, равное m-CJ, будет повтор тьс  в течение всего цикла работы интерпол тора. Таким образом, в период отработки кадра выполнитс  деление количества импульсов, равное 4ХС,П , на величину m-(f , а следовательно с выхода счетчика 3 на вход коммутатора 5 поступит импульсов в количестве ЛУ. Использование счетчика 3 с разр дностью в два раза большей, чем разр дность счетчика 6, а также последовательности импульсов , поступающих на вход счетчика 3, с частотой следовани  , позвол ет выполнить деление большего из приращений координат на целые и дробные значени  тCounter 3 is 2k, therefore it will be set to the zero state when pulses in the amount of m are received at its counting input. When counter 3 is set to the zero state, a pulse is generated at its output, which is triggered by control unit 7. Block 7 generates a pulse at the output, which is connected to census scheme 11. At this moment at the moment of pause between pulses with the following frequency f, the value of t will be rewritten again from bit 19 to counter 3. The rewriting of the value of m from bit 19 to counter 3 through the number of pulses equal to m-CJ will be repeated during the whole interpolator cycle. Thus, during the frame testing period, the number of pulses equal to 4XC, P is divided by the value of m- (f, and therefore from the output of counter 3 to the input of switch 5 will be received pulses in the number of LUs. Use of counter 3 with a width twice as high , than the width of the counter 6, as well as the sequence of pulses arriving at the input of the counter 3, with the following frequency, allows to divide the larger of the coordinate increments into integer and fractional values of t

В случае, еслиЛХ ДУ , то работа интерпол тора аналогична и отличаетс  лишь коммутацией каналов X и У на выходе коммутатора 5. Если одно из приращений координат равно нулю, то приращение не равное нулю  вл етс  большим, а т принимаетс  равным нулю. При нулевом значении гп счетчик 3 не будет устанавливатьс  в нулевое состо ние после поступлени  на его вход импульсов в количестве равном ДХ -О, , еслиду 0 Следовательно, за врем  отработки кадра с выхода счетчика 3 на вход коммутатора 5 импульсы поступать не будут.In the case of an LH remote control, the interpolator is similar and differs only in the switching of the X and Y channels at the output of the switch 5. If one of the coordinate increments is zero, then the increment not equal to zero is large, and t is assumed to be zero. If the value of hp is zero, the counter 3 will not be set to the zero state after pulses arriving at its input in an amount equal to DX –O, if 0 is. Therefore, during the frame testing time from the output of counter 3 to the input of switch 5, no pulses will arrive.

Применение такого интерпол тора позволит обеспечить высокое быстродействие в системах программного управлени  и обеспечить интерпол цию больших приращений координат при незначительном объеме информации в управл ющей программе.The use of such an interpolator will ensure high performance in software control systems and ensure interpolation of large coordinate increments with a small amount of information in the control program.

Claims (3)

1.Авторское свидетельство СССР №225571, М. Кл. Q 06 G 7/30, 19671. USSR author's certificate No. 222571, M. Kl. Q 06 G 7/30, 1967 2.Авторское свидетельство СССР2. USSR author's certificate № 344415, М Кл.С 05 В 19/18, 1971No. 344415, M CLS 05 B 19/18, 1971 3.Авторское свидетельство СССР3. USSR author's certificate № 499555 М Кл, G 05 В 19/18, 1973.No. 499555 M Cl, G 05 B 19/18, 1973.
SU2193782A 1975-11-28 1975-11-28 Linear interpolator SU543922A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2193782A SU543922A1 (en) 1975-11-28 1975-11-28 Linear interpolator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2193782A SU543922A1 (en) 1975-11-28 1975-11-28 Linear interpolator

Publications (1)

Publication Number Publication Date
SU543922A1 true SU543922A1 (en) 1977-01-25

Family

ID=20638681

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2193782A SU543922A1 (en) 1975-11-28 1975-11-28 Linear interpolator

Country Status (1)

Country Link
SU (1) SU543922A1 (en)

Similar Documents

Publication Publication Date Title
SU543922A1 (en) Linear interpolator
US3237171A (en) Timing device
SU1631518A1 (en) Digital linear interpolator
RU1775840C (en) Frequency multiplier
SU473990A1 (en) Device for setting the interpolation speed
SU1601615A1 (en) Device for determining stationarity of random process
SU1140233A1 (en) Pulse sequence generator
RU1829111C (en) Frequency multiplier
SU1495772A1 (en) Device for piece-linear approximation
SU570203A1 (en) Device for varying pulse repetition frequency
SU1587501A1 (en) Nonstationary random pulse process generator
SU575645A2 (en) Device for comparing numbers following one by one
SU521663A1 (en) Device for determining the phase of a pseudo-random sequence
SU726671A1 (en) Digital non-coherent discriminator of delay of pseudorandom radio signal
SU1547057A2 (en) Frequency divider with variable division ratio
SU1659986A1 (en) Linear interpolator
SU1695267A1 (en) Linear interpolator
SU1182639A1 (en) Multichannel pulse generator
SU1013954A1 (en) Pseudo-random sequency generator
SU1383497A1 (en) Pulse repetition frequency divider with fractional division ratio
SU1451832A1 (en) Variable-frequency pulser
SU1667050A1 (en) Module for boolean function logic transformation
SU501480A1 (en) Pulse Phase Converter
SU542338A1 (en) Periodic pulse frequency multiplier
SU913336A1 (en) Programme control device