(54) КВАЗИСТАТИЧЕСКАЯ ЯЧЕЙКА ПАМЯТИ(54) QUASYSTATIC MEMORY CELL
В режиме записи на разр дную шину 13 подаетс потенциал, соответствующий логической «1. Код записываемой информации определ етс выбираемой адресной шиной. При записи логического «О потенциал, соответствующий уровню логического «О, подаетс на адресную шину нул 11, при записи адресную шину единицы 12, что приводит к запиранию одного из коммутирующих транзисторов 7, 8 и отпиранию одного из управл ющих транзисторов 5, 6. Поскольку в плече триггера, к которому подключен открытый управл ющий транзистор, при записи противоположного кода переключающий транзистор триггера и коммутирующий транзистор закрыты, то на удельную крутизну (размер) управл ющего транзистора не накладываютс ограничени и запись информации производитс так же, как и в динамических чейках пам ти: путем зар да узловой емкости в плече триггера через управл ющий транзистор.In the recording mode, the potential bus 13 is supplied with a potential corresponding to a logical "1. The code of the recorded information is determined by the selectable address bus. When writing a logical "O, the potential corresponding to the level of a logical" O is fed to address bus zero 11, while writing address bus of unit 12, which leads to locking one of the switching transistors 7, 8 and unlocking one of the controlling transistors 5, 6. Since in the trigger arm, to which the open control transistor is connected, when writing the opposite code, the switching transistor of the trigger and the switching transistor are closed, then the specific slope (size) of the control transistor is not imposed Information is recorded in the same way as in dynamic memory cells: by charging the nodal capacitance in the trigger arm through the control transistor.
В режиме считывани потенциал на разр дной шине 13 соответствует логическому «О. Разрешающий сигнал, соответствующий логическому «О, подаетс на адресную шину единицы 12. Если в чейке хранитс логическа «1, то управл ющий транзистор открыт и через него протекает ток. Если в чейке хранитс логический «О, то управл ющий транзистор закрыт и ток через него отсутствует . Поскольку в режиме считывани «О управл ющий транзистор, переключающий транзистор триггера и коммутирующий транзистор закрыты, узлова емкость в этом плече триггера может зар жатьс с посто нной времени, определ емой токами утечки. Поэтому на длительность управл ющего сигнала в режиме считывани могут накладыватьс ограничени сверху.In the read mode, the potential on the bit bus 13 corresponds to the logical "O. The permissive signal corresponding to the logical "O" is fed to the address bus of unit 12. If a logical "1 is stored in the cell, then the control transistor is open and current flows through it. If a logical "O" is stored in the cell, then the control transistor is closed and there is no current through it. Since, in the read mode " O control transistor, the switching trigger transistor and the switching transistor are closed, the nodal capacitance in this trigger arm may be charged with a constant time determined by the leakage currents. Therefore, the duration of the control signal in read mode may be superimposed on top of the restrictions.
Основным достоинством квазистатической чейки пам ти вл етс возможность изготовлени всех транзисторов чейки минимальных размеров, что св зано с отсутствием ограничений на соотнощени размеров транзисторов дл режима записи. Это приводит к уменьщению активной площади на кристалле (приблизительно в два раза по сравнению с прототипом ), а следовательно, к увеличению процента выхода годных и надежности схемы. Площадь, занимаема чейкой на кристалле, при этом не увеличиваетс .The main advantage of a quasistatic memory cell is the ability to manufacture all transistors of a minimum cell size, which is due to the absence of restrictions on the size ratios of the transistors for the recording mode. This leads to a decrease in the active area on a chip (approximately two times in comparison with the prototype), and, consequently, to an increase in the percentage of yield and reliability of the circuit. The area occupied by the cell on the crystal does not increase.
Поскольку в предлагаемой чейке отношение удельных крутизн управл ющего транзистора и переключающего транзистора триггера меньше в 2-3 раза, че.м в прототипе, то ее помехоустойчивость в режиме считывани увеличиваетс . В режиме записи помехоустойчивость чейки также увеличиваетс и становитс равной помехоустойчивости в режиме хранени .Since, in the proposed cell, the ratio of the specific steepness of the control transistor and the switching transistor of the trigger is 2-3 times less than in the prototype, its noise immunity in the read mode increases. In recording mode, cell noise immunity also increases and becomes equal to noise immunity in storage mode.