SU534873A1 - Делитель частоты повторени импульсов на четыре - Google Patents
Делитель частоты повторени импульсов на четыреInfo
- Publication number
- SU534873A1 SU534873A1 SU2134242A SU2134242A SU534873A1 SU 534873 A1 SU534873 A1 SU 534873A1 SU 2134242 A SU2134242 A SU 2134242A SU 2134242 A SU2134242 A SU 2134242A SU 534873 A1 SU534873 A1 SU 534873A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- zero
- inputs
- output
- elements
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
: I ; ,,
Изобретение относитс к вычислительно «технике, функциональным узлам вь числител| JBbK устройств.
Известны делители частоты повторени |1Мпульсов на четьфе.5
Первый из известных делителей содерmt потенциальные триггеры, к раздельным Iвходам которых подключены элементы совпадени }.
Однако, это устройство вьтодненр на зва (чительном оборудовании.
Второй из известных аейи;телей/НЭЙб е$ лизк:1й, к предлагаем омуj содержит ра, к раздедьиым входа:м первого JF третье jro иэ-котч)рьйс непосредственно, а. Jt единич4. JHOMy входу второго нррез элемент ИЛИ иоД- {ключены выходы элементов совпадени , .и выходной элемент совпадени , ко входам кфjTOporo подключены единична шина, единич4 20 ;ный выход второго триггера и нулевой вы|}сод первого 2.
Однако данное устройство также вьтолнОгно (наа ачительн ом оборудовании, что сни-жает надежность его работы.25
Цель изобретени - повышение надежносггти устройства.
Claims (2)
- С этой цельюв дел1ггеле частотыповторени импульсов на четыре, содержащем три -фиггера , к раздельным входам первого и третьего из которых непосредственно, а к едиР Л11ч ому| входу второго через элемент ИЛИ подключены выходы элементов совпадени , и выходной элемент |совпадени , ко входам (которого подключены единична шина, единичный вьссод второго триггера и нулевой выход первого, периые входы элементов совпадени , подключенных ко входам перво-; го и третьего триггеров и вход одного из ;злёмент6в совпадени , подсоединенного к .элементу ИЛИ, подключены к единичной ши не, а первые входы других элементов совпадени . Подключенных к элементу ИЛИ, к нулевой шине, при этом нулевой выход первого триггера соединен с третьим зле|ментом совпадени , подключенным к элемей|ту ИЛИ, и с элементом совпадени , подклкзг ченным к нулевому нходу третьего триггеjpa , единичный выход - со вторым элементом совпадени , подключенным к элементу ИЛИ, и с элементом совпадени , подключен ным к единичному входу третьего триггера; нулевой выход второго триггера подключен к элементам совпадени ,1подключенньгм к единичному и нулевому входам первого триггера , и к нулевому входу второго триггераj единичный выход - к элементам совпадеи , подключенным к единичному и (му входам третьего триггера, и к первому элементу совпадени , подключенному к элеЫенту ИЛИ, нулевой выход .третьегхх.iparreiра соединен с элементом | совпадени , под люченным к единичному входу первмго трш гера, и со вторым элементом совпадени , лодключенным к элементу ИЛИ, а единичньтй выход - с элементом совпадени , подключенным к нулевому входу первого триг1гера , и с третьим элементом совпадени , подключенным к элементу ИЛИ. На чертеже представлена структурна электрическа схема делител . Делитель содержит потенииальные триггеры 1, 2 с (раздельными входами, эле менты НЕ 3, 4, элемент ИЛИ 5, элемент) совпадени 6-12, выходной элемент coBnaJдени 13, единичную шину 14 и нулевую шину 15. Элементы НЕ 3 и 4, элемент ИЛИ 5 Ц элементы совпадени 8-10 образуют триг4 гер. Потенциальные триггеры 1 и 2 переключаютс двум сери ми счетньк импульсов , сдвинутых по фазе на 180 , Исходным состо нием устройства вл б с наличие 9т|рнцательного: (единичного) потенциала «а ig лeБьк вьжодеэстр11гзг§ров; и йа шине 1 Si Устройство сле уткэвдим образо. Когда приходит первый имву ьс, на шиЕ14 оказываетс отрицательный; Потенал , и триггер 1 измен ет свое состо е . Затем отрицательный потенциал по вл етс на шине 15 и то же самое происхо дит с триггером на элементах НЕ 3 и 4. При поступлении второго импульса вначале по вл етс отрицательиьШ потенциал на 14, и триггер 2 измен ет свое состо ние , затем потеш1иал оказываетс на шине 15, и триггер на элементах НЕ 3 и 4 возвращаетс в исходное состо ние. При поступлении третьего импульса вначале отрицательный потенциал по вл етс на шине il4, и триггер 1 возвращаетс в исходное состо ние, затем- этот потенциал оказывае с на шине 15, и измен етс состо ние триггера на элементах НЕ 3. и 4. При чет вертом импульсе ,: отрицательный потенциал сначала по вл етс на швзае 14, и триггер} 2 возвращаетс В:нсходное; состо ние, а также по вл етс отрицательный потенциал, на выходе, затем этот потенциал оказываетс на шине 15, и в исходное состо ние возвращаетс триггер на элементах НЕ 3 и 4. Формула изобретени Делитель частоты повторени импульсов на четыре, содержащий три триггера, к ра:;дельным входам TiepBoro и третьего из которых непосредственно , а к единичному Еа.ду второго через элемент ИЛИ подключены выходы элементов совпадени , и выходной элемент совпадени , ко входам которого подключены единична шина, единичный ftb}-. ход второго триггера и нулевМ выход neji-. вого, отличающийс тем, HToji с целью повышени его надежности, первцз входы элементов совпадени , подключенньк ко входам первого и третьего триггеров , и вход одного из элементов совпаде-; ни , подсоединенного к элементу ИЛИ, подключены к единичной шине, а первые вхо-. ды других элементов совпадени , подк ю;ченных к элементу ИЛИ,- к ну ёбой шине,( при этом нулевой выход ;первгаго триггера соединен с третьим элем1 йтоме0вйадени , подключенным к элемент ЛИ ЛИ. и ( эле ентом совпадени , Ti uflKrtiottSHHiaM к нулевому входу третьёги .триггера, а едшшчны рыход - со в ррь1м элементом совпадени прШошчейвам к энементу ИЛИ, и с элемен-ч ггом со&щ хёц , подключенным к единичвоч му вхй ;третьегоТриггера, нулевой выхоц второго триггера подключен к элеме -, там совпадени , подключенным к едивичноЦу h нулевому входам первого триггера, и к нулевому входу второго триггера, а единич ый выход - к элементам совпадени , подключенным к единичному н нулевому Bxt ;дам третьего триггера и кпервому элементу сов;падени , подключенному к элементу ИЛИ, куле4 )вой выходтретьегртрттерасоединенс э еме1|том совпадени ,одкпюченным кедшшчному )ду первого триггера, нсо вторым элемент ом Ьовпадени , подключенным к этементу ИЛИ, а фдиничный выход - с длемевтбм совпадени Подключенным к нулевому входу первого . ., с третьим элементом совпадени , подключенным к элементу ИЛИ, Источники информации, прин тые во вни- мание при экспертизе: 1.Авт. св. СССР № 25423О, кл. Н 03 К 23/24, 20.06.68.
- 2.Авт. св. СССР № 400039, кл. Я 03 К 23/08, 02.10.70.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2134242A SU534873A1 (ru) | 1975-05-15 | 1975-05-15 | Делитель частоты повторени импульсов на четыре |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2134242A SU534873A1 (ru) | 1975-05-15 | 1975-05-15 | Делитель частоты повторени импульсов на четыре |
Publications (1)
Publication Number | Publication Date |
---|---|
SU534873A1 true SU534873A1 (ru) | 1976-11-05 |
Family
ID=20619434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2134242A SU534873A1 (ru) | 1975-05-15 | 1975-05-15 | Делитель частоты повторени импульсов на четыре |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU534873A1 (ru) |
-
1975
- 1975-05-15 SU SU2134242A patent/SU534873A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU534873A1 (ru) | Делитель частоты повторени импульсов на четыре | |
SU661745A1 (ru) | Формирователь последовательности импульсов | |
SU618690A1 (ru) | Импульсный вольтметр | |
SU633152A1 (ru) | Синхронизирующее устройство | |
SU875305A1 (ru) | Цифровой фазометр | |
SU580647A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU788411A1 (ru) | Устройство коррекции фазы | |
SU532965A1 (ru) | Делитель частоты повторени импульсов на п тнадцать | |
SU542336A1 (ru) | Генератор импульсов | |
SU767972A1 (ru) | Счетчик по модулю три | |
SU123566A1 (ru) | Устройство дл преобразовани последовательности импульсов | |
SU608267A2 (ru) | Делитель частоты | |
SU680172A1 (ru) | Распределитель импульсов | |
SU1396274A1 (ru) | Синхронный делитель частоты | |
SU970303A2 (ru) | Устройство дл измерени временного интервала | |
SU530463A1 (ru) | Преобразователь частоты с переменным коэффициентом преобразовани | |
JPS53115256A (en) | Counter circuit | |
SU657404A1 (ru) | Устройство дл допускового контрол длительности временных интервалов | |
SU702508A1 (ru) | Нониусное устройство дл аналого-цифрового преобразовател | |
SU853786A1 (ru) | Устройство формировани управл ющегоНАпР жЕНи | |
SU627424A1 (ru) | Устройство дл контрол правильности электрического монтажа | |
SU855977A1 (ru) | Устройство дл задержки пр моугольных импульсов | |
SU612414A1 (ru) | Делитель частоты | |
SU731599A2 (ru) | Делитель частоты повторени импульсов на шесть | |
SU765970A1 (ru) | Четырехтактный распределитель импульсов дл управлени шаговым двигателем |