SU528697A1 - Формирователь задержки - Google Patents

Description

1

Изобретение относитс  к радиотехнике и может быть использовано в устройствах импульсной техники.

Известен формирователь задержки, содержащий входной каскад, компаратор, делитель напр жени , врем задающую цепь, врем задающий конденсатор, генератор и реле. Недостатком этого формировател   вл етс  ограниченна  частотна  возможность 1.

Известен также формирователь задержки, содержащий усилитель, компаратор, делитель напр жени , врем задающую цепь, конденсатор , разр дную цепь и генератор. Этот формирователь имеет несколько более высокую температурную стабильность, но чувствителен к изменени м питающего напр жени  2.

Наиболее близким техническим решением к данному изобретению  вл етс  формирователь задержки, содержащий врем задающую цепь, состо щую из транзистора, включенного по схеме с общим эмиттером, разр дного и зар дного резисторов, первые выводы которых соединены с коллектором транзистора, второй вывод разр дного резистора соединен с щиной нулевого потенциала и первой обкладкой врем задающего конденсатора, а втора  обкладка конденсатора соединена со вторым выводом зар дного резистора, делитель напр жени  на резисторах с низкопотенциальным и высокопотенциальным выходами.

включенный между нулевой и потенциальной шинами питани  и компаратор, первый и второй входы которого соединены соответственно со второй обкладкой конденсатора и низкопотенциальным выходом делител  напр жени  3.

Недостатком этого формировател  задержки  вл етс  сравнительно невысокие точность и стабильность формируемой задержки и

большое врем  восстановлени .

Цель изобретени  - повышение точности и стабильности формируемой задержки и уменьшение времени восстановлени . Дл  этого в предлагаемый формирователь

задержки введен усилитель посто нного тока с дифференциальным входом, пр мой и инверсный входы которого соединены соответственно с высокопотенциальным выходом делител  напр жени  и второй обкладкой конденсатора , а выход подключен к базе транзистора врем задающей цепи.

На чертеже приведена функциональна  электрическа  схема предлагаемого формировател  задержки.

Claims (3)

1. Формирователь задержки содержит врем задающую цепь, состо щую из транзистора 1 включенного по схеме с общим эмиттером разр дного и зар дного резисторов 2 и 3 соответственно , первые выводы которых соедийены с коллектором транзистора 1. Второй вывод разр дного резистора 2 соединен с шиной 4 нулевого потенциала и первой обкладкой врем задающего конденсатора 5. Втора  обкладка конденсатора 5 соединена со вторым выводом зар дного резистора 3. Между шиной 4 нулевого потенциала и потенциальной шиной 6 питани  включен делитель напр жени  на резисторах 7-9. Делитель напр жени  имеет низкопотенциальный и высокопотенциальный выходы 10 и И соответственно . Первый и второй входы компаратора 12 соединены соответственно со второй обкладкой конденсатора 5 и низкопотенциальным выходом 10 делител  напр жени . Пр мой и инверсный входы усилител  13 посто нного тока соединены соответственно с высокопотенциальным выходом 11 делител  напр жени  и второй обкладкой конденсатора 5, а выход усилител  13 посто нного тока подключен к базе транзистора 1 врем задаюш,ей цепи. Формирователь задержки работает следуюшим образом. При отсутствии входного сигнала, в момент включени  питани , напр жение на конденсаторе 5, а следовательно, напр жени  на первом входе компаратора 12 и инверсном входе усилител  13 равны нулю. Напр жени  на втором входе компаратора 12 и пр мом входе усилител  13 равны соответственно напр жени м низкопотенциального и высокопотенциального выходов делител  напр жени . Компаратор 12 формирует на своем выходе сигнал , а на выходе усилител  13 по вл етс  напр жение , величина которого соответствует уровню ограничени  его выходного напр жени . Ток, протекаюш,ий по цепи: выход усилител  13, резистор 14, переход база-эмиттер транзистора 1, потенциальна  шина 6 источника питани , открывает и насышает транзистор 1, начинаетс  стади  восстановлени . При этом конденсатор 5 зар жаетс  по цепи: потенциальна  шина 6 источника питани , открытый транзистор 1, зар дный резистор 3, шина 4 нулевого потенциала. По достижении напр жени  на конденсаторе 5 значени  напр жени  низкопотенциального выхода делител  напр жени , компаратор 12 срабатывает, и сигнал на его выходе 15 отключаетс . При дальнейшем увеличении напр жени  на конденсаторе 5 выходное напр жение на выходе усилител  13, а следовательно, и ток базы транзистора 1 начинают уменьшатьс . Транзистор 1 из насыш ени  переходит в активный режим работы и с этого момента конденсатор 5 продолжает зар жатьс  частью коллекторного тока транзистора 1, протекающей через резистор 3 и конденсатор 5. Коллекторный ток транзистора 1 становитс  посто нным . По достижении напр жени  на конденсаторе 5 значени  близкого к величине напр жени  на высокопотенциальном входе делител  напр жени  (в пределе равного этому напр жению при бесконечно большом коэффициенте усилени  усилител  13), стади  восстановлени  заканчиваетс  (стади  зар да конденсатора 5), и схема переходит в установившеес  «ждуш,ее состо ние, при котором сигнал на выходе 15 компаратора 12 отсутствует. Формирователь готов к формированию задержки . Входной сигнал подаетс  на вход 16, с которого поступает на базу транзистора 1. На врем , равное длительности входного сигнала, транзистор I закрываетс , и начинаетс  стади  формировани  задержки. При этом конденсатор 5, зар женный во врем  стадии восстановлени , с момента поступлени  на вход 16 входного сигнала начинает разр жатьс  через последовательно соединенные резисторы 2 и 3, стрем сь разр дитьс  до нул . В момент, когда напр жение на конденсаторе 5 достигнет значени , равного напр жению низкопотенциального выхода делител  напр жени , на выходе 15 компаратора 12 по витс  сигнал, и стади  формировани  задержки заканчиваетс . Формула изобретени  Формирователь задержки, содержаший врем задающую цепь, состо шую из транзистора , включенного по схеме с обидим эмиттером, разр дного и зар дного резисторов, первые выводы которых соединены с коллектором транзистора, второй вывод разр дного резистора соединен с шиной нулевого потенциала и первой обкладкой врем задаюш,его конденсатора , а втора  обкладка конденсатора соединена со вторым выводом зар дного резистора , делитель напр жени  на резисторах с низкопотенциальным и высокопотенциальным выходами, включенный между нулевой и потенциальной шинами питани , и компаратор, первый и второй входы которого соединены соответственно со второй обкладкой конденсатора и низкопотенциальным выходом делител  напр жени , отличаюшийс  тем, что, с целью повышени  точности и стабильности формируемой задержки и уменьшени  времени восстановлени , в него введен усилитель посто нного тока с дифференциальным входом, пр мой и инверсный входы которого соединены соответственно с высокопотенциальным выходом делител  напр жени  и второй обкладкой конденсатора, а выход подключен к базе транзистора врем задающей цепи. Источники информации, прин тые во внимание при экспертизе: 1. 3. П. Важенина, «Интегральные таймеры и их применение. Сов, радио, М., 1971 г., стр.4-6. (аналог).
2. 2. Кислингер «Импульсный генератор, устойчивый к изменению температуры и напр жени  питани , «Электроника, jY 11, 1968г., стр. 16-17 (аналог).
3. 3. Маттера «Интегральный генератор, устойчивый к изменению температуры и напр жени  питани , «Электроника, 1973 г., № 13, стр. 85-87, рис. 1-3 (прототип).