SU524310A1

SU524310A1 - Discrete frequency multiplier

Info

Publication number: SU524310A1
Application number: SU2129072A
Authority: SU
Inventors: Валерий Васильевич Быданов; Сергей Петрович Корнеев
Original assignee: Предприятие П/Я Г-4115
Priority date: 1975-04-29
Filing date: 1975-04-29
Publication date: 1976-08-05

Description

Изобретен1- е откоситс к икшульсной TexjiHKe, может быть использовано в различных дискретных устройствахInvented one way to idiocytic TexjiHKe, can be used in various discrete devices

Известны устройства дискретного ук-ио- жени частоты, например, дл удБоегш частоть пр моугольных колебаний и с тедоваии к;..шуп.ьсс1В р. J 2 .Discrete frequency control devices are known, for example, for the frequency of the rectangular oscillations and with the frequency k; .. J 2.

Первое из известных устройстве-; преобра- импульсы любой лол рност и формы Б пр моугольные импульсы, содержит форгч ирователь импульсов, блок угчшо шии и преобразователь кода,The first known device is; a converter of any magnitude and a form B, rectangular pulses, contains a forgator of pulses, a charger, and a code converter,

STopoe из известных устройстз - более соверше; ное, - выбранное в качестве про тотила, содержит цепь последовательно соеднненных удвоител.ей частоты и преобразователь частота-напр жение, вход которого объединен, со входом первого из удвопте лей частоты и подхшючен к источника входного сигнала; а выход - к управл юцщм входам удвоителей частоты.STopoe of the known gadgets - more perfect; It is selected as a pro cess, it contains a circuit of successively connected frequency doublers and a frequency-voltage converter, the input of which is combined with the input of the first of the frequency doubles and is connected to the input source; and the output is to control the inputs of frequency doublers.

Однако известные устройства не позвол кхг получить коэ4)фициент умножени , отлич ный от 2 , где N - количество лоследовательнс coeдинeнньLx удвоителей.However, the known devices did not allow the khg to obtain a multiplier of multiplication factor different from 2, where N is the number of consecutive coefficients and Lx doublers.

Цель изобретени -- расширение фупкци- ональньгх. возможностей устройства - достиIaoTCR тем, что в предлагаемое устройство введены элементы И, вькоды которых подключены ко входам элемента ИЛИ, управл емый одновибратор и цепь последовательно соединенных делителей частоты на два. При этом вход запуска первого удвоител частоты соединен со входом запуска управл емого одновибратора, управл ющий вход которого соединен с вььходом преобразовател частота-напр жение, а - со входом первого делител частоты на два, причем выходы удвоителей частоты под1шючены к и тульсным входам одних элементов И. на иотенцкальные входы которых подаетс сигчлал кода целой части коэффициента умно.жени , к импульсному входу одного из которых иод;{лючен вход запуска первого удвоител частоты, а выходы делителей частоты 113. два соединены с импульсными входами других -элементов И, на потенциальные входы которых подаетс сигнал кода дробной части коэффициента умножение На чертеже представлена структурна схема устройства. Устройство содержит удвоители частоты 1, преобразователь частота-напр жение 2, элементы И 3, управл емый одновибратор 4 делители частоты на два 5, элементы И 6 элемент ИЛИ 7. Работает устройство следующим образом Двоичный код целой части коэффициента y Шoжeни подаетс на потенциальные входы 8-11 элементов И 3 (вход 8 соответствует старшему разр ду, вход 11 - Гушад- шему). Если разрешающий потенциал подаетс только на вход 11 элемента И 3, на импульсный вход которого поступает умножаема частота, представл юща собой равноскважный пр моугольный сигнал, на выхода последнего и элемента ИЛИ 7 по вл ютс узкие импульсы, соответствующие отрицательным фронтам умножаемой частоты (умножение на единицу). На выходе первого удвоител частоты 1 по каждому фронту (отрицательному и положительному ) умножаемой частоты формиру- етс импульс длительностью в четверть пер ода умножаемой частоты. При наличии разрешающего потенциала (1) на входе 10 элемента И 3 на выходах последнего и элемента ИЛИ 7 за один период умножаемой частоты по вл ютс два узких и fflyльca, соответствующих отрица те ьны фронтам импульсов с удвоител (у1 1ножешщ на два). Если, .например, разрешающие потенциалы (1) подаютс на входы 9 и 11 элементов И 3, на выходах последних и элеме та ИЛИ 7 по вл ютс п ть узких импульсов а именно: четыре иглпульса, соответствующих отрицательным фронтам последовательности со второго удвоител частоты 1, и один и длyльc, соответствующий отрицательному фронту умножаемой частоты (умножение на п ть). Умножаема частота подаетс также на преобразователь частота-напр жение 2, напр жение с которого управл ет удвоител ми частоты 1 и обеспечивает равномерность последовательностей на их выходах во всем диапазоне изменени умножаемой частоты, поддержива длительность выходных импульсов удвоителей равной четверти период, входной частоты. Выполнение этого услови позвол ет исключить совпадение во времени импульсов с элементов И 3, и число импульсов, поступающих от них ia элемент ИЛИ 7 за один период входной частоты, равно числу, двоичный код которого подаетс на входы 8 11 элементов ИЗ. При умножении на дробный коэффиодент на входах 12-14 элементов И 6 устанавливаютс потенциалы в соответстйни с двоичным кодом дробной части коэффициента умножени , причем старший разр д этого кода соответствует потенциалу на входе 14 элемента И 6. Если разрешающий потенциал имеетс только на входе 12 элемента И 6, то в каждый второй период входной частоты к числу импульсов, определ емому целой частью, добавл етс один импульс, в результате чего коэффициент умножени повышаетс на- (0,1). Чтобы добавл емый импульс не совпал с импyльca.tи на выходах элементов И 3, делители частоты на два запускаютс от сигнала, задерл анного относительно входного . Задержка, определ ема длительностью импульса с- одновибратора 4, управл емого преобразователем частота-напр жение 2, не должна превышать половины периода максимальной частоты, получаемой в результате умножени . При подаче разрешающего потенциала на вход 13 элемента И 6 за хшждый четвертый период входной частоты добавл етс один импульс, а коэффициент умножени повышаетс (0,01). Адалогичным образом подава разрешающие потенциалы на соответствующие элементы И 6, устанавливают дробную часть коэффициента умножени . Ее минимум ограничиваетс числом делителей частоты на два. Ф орму а изобретени Устройство дискретного умножени частоты , содержащее цепь последовательно соединенных удвоителей частоты и преофазователь частота-напр жение, вход которого объединен со входом первого из удвоителей частоты и подключен к клемме источника входного сигнала, а выход - к управл ющим входам удвоителей частоты, отличающеес тем, что, с целью расшире ни функциональных возможностей, в него введены элементы И, выходы которых подключены ко входам элемента ИЛИ, управл емый одновибратор и цепь последовательно соединенных делителей частоты на два, при том вход запуска первого удвоител частоты оединен со входом запускауправл емого одно-, вибратора, управл ющий вход которого соединен с выходом преобразовател частотанапр жение ,, а выход - со входом первого делител частоты на два, причем выходы удвоителе: частоты подключены к импульсным входам одних элементов И, на потенциальные входы которых подаетс сигнал кода целой части коэффициента умножени к импульсному входу одного из которых подключен вход запуска первого удвоител частоты а выходы делителей частоты на два соединены с и myльcными входами других элементов И, на потенциальные входы которых подаетс сигнал кода дробной части коэффициента умножени .The purpose of the invention is the expansion of fuctional. device capabilities — achieved IACTCR by introducing the AND elements into the proposed device, the codes of which are connected to the inputs of the OR element, a controlled one-shot and a chain of series-connected frequency dividers by two. In this case, the start input of the first frequency doubler is connected to the start input of a controlled one-oscillator, the control input of which is connected to the input of the frequency-voltage converter, and to the input of the first frequency divider by two, and the outputs of the frequency doublers are connected to and the current inputs of the same elements .on the potential inputs of which are given the signal of the integer part of the coefficient of the intelligent variable, to the pulse input of one of which iodine; {the start input of the first frequency doubler is connected, and the outputs of frequency dividers 113. two are connected pulse inputs other-elements and, in which input potential is supplied fractional parts of the coefficient multiplication code signal The drawing shows a block diagram of the device. The device contains frequency doublers 1, frequency-voltage converter 2, AND 3 elements, controlled one-shot 4 frequency dividers by two 5, elements AND 6 OR 7 elements. The device works as follows The binary code of the integer part of the y factor is fed to potential inputs 8 -11 elements AND 3 (input 8 corresponds to the highest bit, input 11 to the Gushad head). If the permissive potential is applied only to input 11 of element 3, the pulse input of which receives a multiplied frequency, which is an equivalent rectangular signal, narrow impulses corresponding to negative edges of the frequency to be multiplied appear at the output of the last and element OR 7 ). At the output of the first frequency doubler 1, on each front (negative and positive) of the multiplied frequency, a pulse is generated with a duration of one quarter of the multiplied frequency. If there is a resolving potential (1) at the input 10 of the element AND 3 at the outputs of the latter and the element OR 7, in one period of the multiplied frequency, two narrow and fflyаls appear, corresponding to the negative pulse fronts with a doubler (y1 1 times two). If, for example, the resolving potentials (1) are fed to the inputs 9 and 11 of the elements AND 3, the outputs of the latter and the element OR 7 receive five narrow pulses, namely: four needle pulses corresponding to the negative edges of the sequence from the second frequency doubler 1 , and one for dylc, corresponding to the negative front of the multiplied frequency (multiplication by five). The multiplied frequency is also applied to the frequency-voltage converter 2, the voltage from which controls frequency doublers 1 and ensures the uniformity of the sequences at their outputs throughout the entire range of the multiplied frequency, maintaining the doublers output pulse duration equal to a quarter period of the input frequency. The fulfillment of this condition makes it possible to exclude the coincidence in time of the pulses from the AND 3 elements, and the number of pulses coming from them ia element OR 7 in one period of the input frequency is equal to the number whose binary code is fed to the inputs 8 to 11 of the IZ elements. When multiplied by a fractional coefficient, the potentials in the 12-14 elements And 6 are set in accordance with the binary code of the fractional part of the multiplication factor, and the most significant bit of this code corresponds to the potential at the input 14 of the element And 6. If the resolving potential is only at the input 12 of the element And 6, then in every second period of the input frequency, one pulse is added to the number of pulses determined by the integer part, as a result of which the multiplication factor increases to (0,1). So that the added pulse does not coincide with the impulse.t and at the outputs of the And 3 elements, the frequency dividers are triggered by a signal that is delayed relative to the input. The delay determined by the pulse duration of a single-oscillator 4 controlled by a frequency-voltage converter 2 must not exceed half the period of the maximum frequency obtained as a result of multiplication. When the permissive potential is applied to the input 13 of the element 6 for the fourth fourth period of the input frequency, one pulse is added, and the multiplication factor increases (0.01). By analogously submitting the resolving potentials to the corresponding elements of AND 6, the fractional part of the multiplication factor is established. Its minimum is limited by the number of frequency dividers by two. Formula of the Invention A discrete frequency multiplication device comprising a circuit of serially connected frequency doublers and a frequency-voltage preOphaser, the input of which is combined with the input of the first frequency doubler and connected to the input source terminal, and the output of the frequency doublers control inputs different in order to expand the functionality, AND elements are introduced into it, the outputs of which are connected to the inputs of the OR element, a controlled one-shot and a circuit connected in series Frequency dividers for two, while the start input of the first frequency doubler is connected to the start input of the controlled one, vibrator, the control input of which is connected to the output of the frequency converter, and the output is connected to the input of the first frequency divider by two, and the doubler outputs: connected to the pulse inputs of some elements And, to the potential inputs of which the signal is sent the code of the integer part of the multiplication factor to the pulse input of one of which is connected to the start input of the first frequency doubler and the outputs of the dividers Frequencies for two are connected to the musical inputs of other elements AND, to the potential inputs of which the signal of the fractional part of the multiplication factor is given.

Источни1Ш информации, прин тые во внимание при экспертизе:Sources of information taken into account in the examination:

1.Патент ГДР № 86300, кл. 21а 36/04, 1972 г,1. Patent of the GDR № 86300, cl. 21a 36/04, 1972,

2.Авт. св. СССР № 311391, кл. НОЗ К 3/72, 1970 г.2. Avt. St. USSR № 311391, cl. NOZ K 3/72, 1970