SU512479A1 - Устройство дл моделировани нейрона - Google Patents

Description

1

Изобретение относитс  к устройствам дл  моделировани  элементов нервной системы и может быть использован в системах управлени  и устройствах распознавани  образов, в частности в системах с переменной структурой .

Известно устройство дл  моделировани  нейрона, содержащее синаптические ключи на входе и сумматор, выходы которого через последовательно соединенные блок сравнени , блок преобразовани  напр жени  в частоту и формирователь выходных импульсов соединен с первым выходом устройства, вход частотного детектора подключен к выходу блока преобразовани  напр жени  в частоту, а его выход соединен с вторым входом указанного блока и через интегратор - с входом блока сравнени , выход которого через формирователь управл ющего сигнала соединен с вторым выходом устройства.

Недостатком этой модели  вл етс  неизменное значение посто нной времени цепей адаптации по входному сигналу в зависимости от интенсивности входного сигнала и невозможность управлени  параметром и характеристикой адаптации.

С целью увеличени  точности моделировани  зстройство содержит блок управлени  порогом , к входам которого подключены выходы сумматора и второго интегратора, а выход

блока управлени  порогом соединен с входом блока сравнени , усилители, блок выделени  максимального сигнала, дополнительный сумматор , резисториый элемент и интегрирующие RC-цепочки, причем входы первого усилител  соединены с выходом второго интегратора и с выходом резисторного элемента, а выходы - с управл ющими входами второго и третьего усилителей, другие входы которых подключены к выходу дополнительного сумматора, выходы второго и третьего усплителей соединены с соответствующими входами блоков выделени  максимального сигнала, входы дополнительного сумматора подключены к входам сипаптических ключей, подключенных через интегрирующие цепочки к соответствующим входам блоков выделени  максимального сигнала .

Принципиальна  электрическа  схема устройства дл  моделировани  нейрона изображена на чертеже.

Устройство содержит синаптические ключи 1г, где , 2, ..., п и равно числу входов устройства , с сигнальным входом 2,- и управл ющим входом 3;. Выходы синапт 1ческих ключей 1; через и.нтегрирующие RC-ценочки 4,- и 5; соединены с входами блоков 6 и 7 выделени  максимального сигнала, выходы которых подключены к входам сумматора 8. Сумматор 8 соедщюн с первыми входами блока сравнени  9 и блоком управлени  порогом 10. Выход блока управлени  порогом 10 подключен к второму пороговому входу блока сравнени  9, последний последовательно через -блок преобразовани  иапр женн  в частоту 11 и формирователь выходных импульсов 12 соединен с сигнальным выходом 13, а блок преобразовани  напр жени  в частоту И последовательно через первый и второй интеграторы 14 и 15 соответственно соединен с вторым входом блока управлени  порогом 10. Выход блока сравнени  9 через блок управлени  синапсом 16 подключеп к выходной управл ющей клемме 17. Все сигнальные входы 2г (i, 2, ..., п) устройства подключены к входу дополнительного сумматора (детектора интенсивности) 8, зыход которого через усилители 19 и 20 подключен к управл ющим входам 21 и 22 блоков 6 и 7 выделени  каналов с максимальпыми сигналами. Регулируемые входы усилителей 19 и 20 подключены к клеммам 23 и 24 дл  корректировки коэффициента усилени  извне, а также к плечам первого усилител  25. Первый вход последнего соединен с выходом второго интегратора аналоговой пам ти 15, а второй вход подключен к резисторным элементам 26 установки начального , нулевого уровн  (потенциала) до обучени  элемента.

Входные импульсы с предыдущих устройств дл  моделировани  нейрона поступают на сигнальные входы 2; синаптических ключей 1,-, и в зависимости от управл ющего потенциала на входе 3, коммутируютс  по пол рности и через интегрирующие цепочки 4, или 5, поступают в блоки выделени  каналов с максимальпыми сигналами блоков 6 и 7 выделени  максимального сигнала, т. с. тормозные инвертированные сигналы с выходов синаптических ключей 1г поступают на входы блока 7 выделени  максимального сигнала тормозного канала , а возбуждающие неинвертированные сигналы соответственно на входы блока 6 выделени  максимального сигнала возбуждающего канала. Уровень выделени  максимального сигнала в блоках 6 и 7 зависит от управл ющего напр жени  (уровн ), поступающего на вторые входы 21 и 22.

Входные импульсы с входных зажимов также поступают па дополнительный сумматор (детектор интенсивности) 18, выходное напр жение которого через второй 19 и третий 20 усилители поступает на вторые входы блоков выделени  максимального сигнала тормозного 22 и возбуждающего 21 каналов. Это напр жение управл ет уровнем срезани  выходных сигналов и выдел ет каналы с наибольшими сигналами. Усиление усилителей может регулироватьс  внешне через клеммы 23 и 24 дл  выбора числа выделенных каналов с максимальными сигналами по входу.

Самонастройка максимального числа выделенных каналов с максимальными сигналами производитс  подстройкой коэффициента усиленн  усилителей 19 и 20, которым управл ет

иптегратор 15 через первый усилитель 25, разнопол рным напр жением, поступающими с соответствующих плеч выходов первого усилител  (дифференциального усилител  посто нного тока). Итак, по мере обучепи  устройства увеличиваетс  потенциал на выходе второго интегратора 15, который увеличивает усиление усилителей 19 и 20, и последнее повышает уровень напр жени , поступающего па второй вход блоков выделени  максимального сигнала. С повышением уровн  срезани  уменьшаетс  число выделенных каналов с максимальиыми сигналами. Сигналы с выделенных каналов с наибольшими интенсивност ми с блоков 6 и 7 далее поступают на сумматор 8, откуда просуммированные по амплитуде и знаку выходные сигналы поступают на первый вход блока сравнени  9, где сравниваютс  с пороговым уровне .м, поступающим на второй вход с блока управлени  порогом 10. Разностное напр жение с блока сравнени  9 преобразуетс  в частоту импульсов в преобразователе 11 и поступает на первый сигнальный выход 13 устройства

через формирователь выходных импульсов 21. Процессы впутрепией пассивной адаптации по выходпой реакции на входной сигнал производит первый интегратор 14, охватывающий отрицательной обратной св зью блок преобразовани  напр жени  в частоту 11, которое в случае неизменности во времени интенсивности входного возбуждающего сигнала приводит к тому, что интенсивность выходной реакции устройства медленно понижаетс  в зависимости от его посто нной времени ть

Изменение возбудимости устройства после предшествовавшего периода активности или от частоты ее употреблени  в единицу времени , т. е. процесс обучени  устройства, воспроизводит интегратор 15 с посто нной времени Т2. Выходной потенциал интегратора 15  вл етс  аналоговой пам тью внутреннего состо ни  данного устройства, значение которого увеличиваетс  в зависимости от интенсивности

обучени  устройства. Блок управлени  порогом 10 формирует значение порогового уровн  генераторного устройства. Оно формируетс  следующим образом. Суммарное значение входных сигналов {их интенсивность) с сумматора 8 поступает на блок управлени  порогом 10 (интегратор с управл емой посто нной времени), и в зависимости от его посто нной времени с запаздыванием интегрированное значение интенсивности входных сигналов в

виде порога поступает на второй - вычитающий вход блока сравнени  9. Значение посто нной времени блока управлени  порогом 10 управл етс  от интегратора 15, - значением потенциала аналоговой пам ти в данный момент . Если устройство не обучено, то соответственно имеем минимальное значение потенциала на выходе интегратора 15, а блок управлени  порогом 10 в этом случае имеет минимальное значение посто нной интегрирова 1и , т. е. в этом случае выходное напр жение

с блока 10 будет почти повтор ть огибающую входной интенсивности на первом входе блока сравнени  9 с сумматора 8 с минимальным запаздыванием и его характеристика будет приближена к работе частотного детектора, т. е. порог будет флюктуировать со скоростью, почти равной скорости изменени  интенсивности входного сигнала. По мере обучени  устройства , повышени  потенциала на выходе интегратора 15, увеличиваетс  посто нна  времени блока управлени  порогом 10, соответственно увеличиваетс  врем  его запаздывани  между напр жени ми, поступающими на первый и второй входы блока сравнени  9. Это запаздывание тем больще сказываетс , чем более скоростные флюктуации интенсивности входного сигнала поступают на первый вход блока сравнени  7, т. е. устройство будет чувствительно к скорости изменени  входного сигнала. И наконец, в случае максимального значени  посто нной времени (нейрон максимально обучен), устройство будет функционировать как детектор внимани . Если рассматривать скорость прохождени  сигнала в сети из таких элементов - это будет случай минимального значени  времени прохождени  сигнала по информационному каналу.

Таким образом, управление характеристикой адаптации производитс  изменением посто нной времени в блоке управлени  порогом 10 в зависимости от значени  аналоговой пам ти или активности данной модели нейрона.

Claims (1)

1. Формула изобретени 

   Устройство дл  моделировани  нейрона, содержащее синаптпческие ключи, сумматор, блок управлени  синапсом, формирователь выходных импульсов и последовательно соединенные блок сравнени , преобразователь напр жени  в частоту, первый и второй интеграторы , причем выход первого интегратора соединен с другим входом преобразовател  напр жени  в частоту, отличающеес  тем, что, с целью увеличени  точности моделировани , оно содержит блок управлени  порогом , к входам которого подключены выходы сумматора и второго интегратора, а выход блока управлени  порогом соединен с входом блока сравнени , усилители, блок выделени  максимального сигнала, дополнительный сумматор , резисторный элемент и интегрирующие RC-цепочки, причем входы первого усилител  соединены с выходом второго интегратора и с выходом резисторного элемента, а выходы - с управл емыми входами второго и третьего усилителей, другие входы которых подключены к выходу дополнительного сумматора, выходы второго и третьего усилителей соединены с соответствующими входами блоков выделени  максимального сигнала, входы дополнительного сумматора подключены к входам синаптических ключей, подключенных через интегрирующие цепочки к соответствующим входам блоков выделени  максимального сигнала.

   /7

   г-;