SU512478A1 - Устройство дл моделировани нейрона - Google Patents
Устройство дл моделировани нейронаInfo
- Publication number
- SU512478A1 SU512478A1 SU2037387A SU2037387A SU512478A1 SU 512478 A1 SU512478 A1 SU 512478A1 SU 2037387 A SU2037387 A SU 2037387A SU 2037387 A SU2037387 A SU 2037387A SU 512478 A1 SU512478 A1 SU 512478A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- integrator
- input
- synapse
- neuron
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
ровани нейрона и в зависимости от активного состо ни этих блоков входные сигналы, инвертированные (тормозной синапс) или неинвертированные (возбуждающий синапс), последовательно через буферный каскад 4 и управл емый резисторный элемент 5 поступают на аддитивный сумматор 7.
Просуммированные по амплитуде и зпаку в блоке 7 входные сигналы далее поступают на блок сравнени 8, где они сравниваютс с пороговым уровнем, и разностное напр жение поступает на преобразователь напр жени в частоту 9, выходные импульсы которого формируютс в импульсы нормированной длительности в формирователе выходных импульсов 13 и вл ютс выходом данного устройства .
Процессы внутренней пассивной адаптации по выходпой реакции па входпой спгиал производит первый интегратор 10, охватывающий отрицательной обратной св зью преобразователь напр жени в частоту 9; второй контур обратной св зи на интеграторе 11, вл ющемс пам тью внутреннего состо ни элемента, охватывает блок 9, интегратор 10 и через интегратор 11 второй контур обратной св зи замыкаетс на блок сравнени 8. Здесь необходимо соблюдение услови , что где тц - посто нна времени второго контура обратной св зи (положительна обратна св зь), TI - посто нна времени первого контура обратной св зи (отрицательиа обратна св зь).
Таким образом, в случае неизменности но времени интенсивности входного возбуждающего сигнала, интенсивность выходной реакции элемента медленно понижаетс в зависимости от первого контура обратной св зи, а увеличение возбудимости нейроноподобного элемента после предшествовавшего пе 511ода активности или от частоты ее употреблени в единицу времени моделирует второй контур обратной св зи с посто нной временн.
Механизм активного обучени формируетс блоком 15 управлени резисторным элементом и формирователем порога 4, которые, дифференциру самые активные синаптические элементы, согласовывают его с возбудимостью данного устройства. Вес св зи синапса (значение весового сопротивлени ) формируетс на управл ющем резисторном элементе 5 из суммы управл ющих сигналов, пост -пающих из блока 15 управлени резисторным элементом, и значени интенсивности входного сигнала, выделенного на паконителе 6. Значение потенциала на выходе второго контура положительной обратной св зи (значение внутреннего состо ни данного нейроноподобного элемента) с интегратора 11 усиливаетс и инвертируетс блоком 15 управлени резисторным элементом, осуществл ющим общее интегральное регулирование всеми управл емыми резисторными элементами 5, а индивидуальное управление весом св зи конкретного синапса дополнительно производитс
накопительным элементом 6 в виде накоплени зар да энергии входных импульсов.
Таким образом, при поступлении па входы блоков .моделировани синапса (при ощутимом большинстве возбуждающих или тормозны .х синапсов) импульсов большой интенсивности данное устройство генерирует импульсы соответственно большой интенсивности,
которые при посто нстве с} ммарной входной интенсивности уменьшают выходную частоту со скоростью, завис щей от посто нной времени интегратора 10. При частой активации данного устройства интегратор 11 снижает порог возбуждени , т. е. при большой частоте задействовани в сети устройства дл моделировани нейрона увеличиваетс его возбудимость или готовность к последующей активации . И если интенсивность входных импульсов на всех синапсах увеличиваетс , то значение внутреннего состо ни устройства с выхода интегратора 11, инвертиру сь в блоке 15 управлени резисторпым элементом, производит уменьшение весов св зи всех синапсов
интегрально. , при больших интепсивност х входных импульсов на всех блоках 1 умепьшаетс проходимость сигнала интегрально по всем блокам и выдел ютс блоки с наибольшими интенсивност ми входных импульсов с помощью накопителей 6.
Формирователь порога 14, суммиру потенциалы управлени синапсов (возбуждающий или тормозной) на в.ходе устройства или знака весовых коэффициентов синапсов предыдущих нейронов, формирует значение порога по входу, которое поступает на блок сравнени 8 и складыва сь по абсолютпой величине со значением потенциала впутренпего состо ни нейрона с выхода интегратора 11 формирует
пороговый (нулевой) уровень управл емого генератора. Такое фор мирование порогового уровн позвол ет в сети из пейроноподобных элементов ноддерживать число возбужденных элементов в допустимых пределах.
Блок управлени синапсом 12 формирует с разностных сигналов уровн порога и потенп ,иала па аддитивном сумматора 7, поступающих с блока сравнени 8. потенциал }-правлепи активным состо нием (возбужденного или
заторможенного) синапса данного нсйропоподобного элемента, разветвл ющегос па другие подобные устройства ;;ейроппой сети.
С целью поддержани в динамическом диапазоне энергетических характеристик устройства , чтобы не было перенасыщени возбуждени или торможени по выходной реакции элемента, питание блоков 8, 9, 10, 11 и формировател выходных импульсов 13 осуществл етс от емкостного источника питани
16, которое во врем «молчапи устройства аккумулируетс от внешнего источника питани 17, а во врем генерировани импульса разр жаетс , и в режиме достижеии максимальной частоты он может обесточиватьс или
истощатьс .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2037387A SU512478A1 (ru) | 1974-06-26 | 1974-06-26 | Устройство дл моделировани нейрона |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2037387A SU512478A1 (ru) | 1974-06-26 | 1974-06-26 | Устройство дл моделировани нейрона |
Publications (1)
Publication Number | Publication Date |
---|---|
SU512478A1 true SU512478A1 (ru) | 1976-04-30 |
Family
ID=20588829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2037387A SU512478A1 (ru) | 1974-06-26 | 1974-06-26 | Устройство дл моделировани нейрона |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU512478A1 (ru) |
-
1974
- 1974-06-26 SU SU2037387A patent/SU512478A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Donati et al. | A spiking implementation of the lamprey's Central Pattern Generator in neuromorphic VLSI | |
Indiveri et al. | A VLSI neuromorphic device for implementing spike-based neural networks | |
Yu et al. | Adaptive stochastic resonance in self-organized small-world neuronal networks with time delay | |
Bakhshiev et al. | Mathematical Model of the Impulses Transformation Processes in Natural Neurons for Biologically Inspired Control Systems Development. | |
SU512478A1 (ru) | Устройство дл моделировани нейрона | |
Guo et al. | Implementing bionic associate memory based on spiking signal | |
Lee et al. | Unsupervised formation of vocalization-sensitive neurons: a cortical model based on short-term and homeostatic plasticity | |
Rossello et al. | Chaos-based mixed signal implementation of spiking neurons | |
WO1993018474A1 (en) | Devices for use in neural processing | |
US3218475A (en) | Artificial neuron | |
Hulea | The mathematical model of a biologically inspired electronic neuron for ease the design of spiking neural networks topology | |
SU452016A1 (ru) | Устройство дл моделировани нейрона | |
SU623214A1 (ru) | Модель нейрона | |
Braitenberg | What can be learned from spike interval histograms about synaptic mechanisms | |
SU453710A1 (ru) | Модель нейрона | |
SU894744A1 (ru) | Устройство дл моделировани нейрона | |
SU1672482A1 (ru) | Устройство дл моделировани нейрона | |
Teow et al. | An effective learning method for max-min neural networks | |
SU1401490A1 (ru) | Устройство дл моделировани афферентного нейрона | |
SU376787A1 (ru) | Бив л | |
AU2008100935A4 (en) | Autonomous Learning Dynamic Artificial Neural Computing Device and Brain Inspired System | |
Langlois et al. | Analogue circuits of a learning spiking neuron model | |
RU1807504C (ru) | Устройство дл моделировани колебаний гусеничной машины | |
SU1360436A1 (ru) | Модель нейрона | |
Liu et al. | Multiple-Step Quantized Triplet STDP Implemented with Memristive Synapse |