SU506827A2 - Устройство дискретного измерени временных интервалов - Google Patents

Устройство дискретного измерени временных интервалов

Info

Publication number
SU506827A2
SU506827A2 SU2097544A SU2097544A SU506827A2 SU 506827 A2 SU506827 A2 SU 506827A2 SU 2097544 A SU2097544 A SU 2097544A SU 2097544 A SU2097544 A SU 2097544A SU 506827 A2 SU506827 A2 SU 506827A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
trigger
circuit
inputs
pulse
Prior art date
Application number
SU2097544A
Other languages
English (en)
Inventor
Виктор Маркович Брусницин
Виктор Николаевич Глухов
Original Assignee
Предприятие П/Я А-7284
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7284 filed Critical Предприятие П/Я А-7284
Priority to SU2097544A priority Critical patent/SU506827A2/ru
Application granted granted Critical
Publication of SU506827A2 publication Critical patent/SU506827A2/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1
Изобретение относитс  к области импульсной техники и может быть использовано в измерительной технике.
Известны измерители интервалов времени, работающие но принципу рециркул ции стартового и стопового импульсов на двух рециркул торах с различными периодами задержки .
Известно, в частности, устройство дл  дискретного измерени  временных интервалов по авт. св. N° 346705, содержащее линии задержки , формирователи стартового и стопового импульсов , схему совпадени  последовательностей импульсов и триггер срыва рециркул ции, а также два коммутатора, состо щих из триггера и управл емых им двух схем совпадени , коммутируемую линию задержки, включенную через коммутатор последовательно с основной линией задержки схему «ИЛИ и дополнительную линию задержки. При этом выход основной линии задержки подключен к входам схем совпадени  одного коммутатора, выходы которых соединены с раздельными входами триггера коммутатора и схемой «ИЛИ непосредственно и через коммутируемую линию задержки. Дополнительна  лин/г  задержки включена между формирователем стопового импульса и входом второго коммутатора , первый выход которого соединен с одним из раздельных вхОлТ,ов триггера коммутатора и формирователем стартового импульса , второй выход соединен со схемой совпадени  последовательностей импульсов, выход устройства св зан со входом формировател  стопового импульса, а вход формировател  стартового импульса подсоединен к раздел ным входам триггеров коммутатора.
Недостатком известного устройства  вл етс  возникновение ошибки при одновременном поступлении стартового и стопового импульсов (временной интервал равен нулю).
Предлагаемое устройство отличаетс  тем, что
в него введены последовательно соединенные
элементы «И и задержки, причем входы элемента «И подключены соответственно к выходам формирователей стартового и стопового импульсов, а выход элемента задержки соединен с третьим, управл юп |,им входом триггера срыва рециркул ции.
Такое отличие позвол ет устранить ошибку измерени  нулевых интервалов времени.
Иа чертеже представлена блок-схема предложенного устройства, содержащего формирователи 1 и 2 соответственно стартового и стонового импульсов, основные линии задержки 3 и 4, дополнительную линию задержки 5, два коммутатора, включающие по две управл емые схемы совпадени  6 - 9 и по одному управл ющему триггеру 10 и 11, схему «ИЛИ

Claims (2)

12, схему совпадени  13 и 14 последовательностей импульсов, триггер 15 срыва генерации, элемент «И 16 и элемент задержки 17. Формирователь 1, один из входов которого  вл етс  входом .стартового импульса, соединен с управл ющим входом триггера 10, со вторыми управл ющими входами триггеров 11 и 15. Выход формировател  1 соединен с входом линии задержки 3 и с одним из входов элемента «И 16, выход которого соедин етс  с входом элемента задержки 17. Выход линии задержки 3 подключен к входам схем совпадений 6 и 7, выходы которых соединены с раздельными входами триггера 10 и схемой «ИЛИ 12 непосредственно и через дополнительную линию задержки 5. Выходы триггера 10 подключены к управл ющим входам схем совпадений 6 и 7. Выход элемента «ИЛИ 12 соедин етс  с входом элемента «И 13, выход которого подключен к вторым входам формирователей 1, 2, одному из входов схемы совпадени  14 и  вл етс  выходом устройства. Второй вход формировател  2  вл етс  входом стопового импульса. Выход формировател  2 подключен к другому входу элемента «И 16 и через линию задержки 4 соединен с входами схем совпадений-8, 9. Выход схемы совладений 8 подключен к первому управл ЕОщему входу триггера Пик третьему входу формировател  1. Выходы триггера И соединены с управл ющими входами схем совпадений 8, 9. Выход схемы совпадени  9 соединен с другим входом элемента «И 14, выход которого подключен ко второму управл ющему входу триггера 15, выход которого св зан с другим входом элемента «И 13. Третий управл ющий вход триггера 15 соединен с выходом элемента задержки 17. Принцип работы устройства заключаетс  з следующем. Стартовый импульс, временной интервал от которого до стопового импульса требуетс  измерить, поступает на формирователь 1 и устанавливает триггеры 10, 11 и 15 в положени , при которых на управл ющие входы схем совпадени  6, 8 и 13 подаетс  разрещаюпшй потенциал. Сформированный импульс с выхода формировател  1 поступает на линию задержки 3, с помощью которой задерживаетс  на величину, равную или большую максимально возможного измер емого временного интервала. С выхода линии задержки 3 стартовый импульс поступает па схему совпадени  6 (на нее подан разрещающий потенциал с триггера 10) и далее на линию задержки 5, одновременно перебрасыва  триггер 10 в положение разрешени  схемы совпааени  7. Величина линии задержки 5 выбираетс , исход  из требуемой точности измерени  временного интервала, и  вл етс  величиной дискрета. С выхода линии 5 импульс через элемент «ИЛИ 12 и схему совпадени  13 поступает на входы формирователей 1 и 2. Таким образом , формирователь 1 с линией задержки 3, коммутатором, содержащим триггер 10 и две схемы совпадени  6, 7, линией задержки 5, т элементом «ИЛИ 12 и схемой совпадени  13 представл ет собой рециркул тор, запускаемый стартовым и задержанным с помощью линии задержки 4 стоновым импульсами. Стоповый импульс, до которого определ етс  временной интервал от стартового, поступает на формирователь 2 и через линию задержки 4 на схему совпадени  8. Величина линии задержки 4 выбираетс  равной или больщей посто нной времени переходного процесса коммутатора рециркул тора. С выхода схемы совпадений 8 импульс переводит триггер 11 в положение разрещени  схемы совпадени  9и поступает на вход формировател  1. С выхода формировател  1 стоповый импульс через линию задержки 3, схему совпадени  7 попадает на схему «ИЛИ 12, перевод  триггер 10в положение разрещени  схемы совпадени  6. С выхода схемы «ИЛИ 12 через схему совпадени  13 стоповый импульс подаетс  на входы формирователей 1,
2. Таким образом , на выходе схемы совпадени  13 образуетс  последовательности из двух импульсов (стартового и стопового), тфичем период следовани  стартового импульса увеличиваетс  на Дт (величина времени задержки линии 5) за каждый период рециркул ции. Эта последовательность поступает на один из входов схемы «И 14, формирователь 2, линию задержки 4. Задержанна  с помощью линии задержки 4 последовательность импульсов через схему совпадений 9 поступает на другой вход схемы «И 14. На схеме «И 14 в определенном периоде рециркул ции происходит совпадение импульсов из последовательностей, образованных стартовым и стоповым импульсами, и импульс с выхода схемы «И 14 производит переброс триггера 15 в положение запрета схемы совпадени  13, в резулыате чего рециркул ци  прекращаетс . Одновременное по вление па входах формирователей 1, 2 стартового и сто.пового импульсов (временной интервал между ними равен нулю) приводит к срабатыванию схемы «И 16, импульс с выхода которой через элемент задержки 17 переводит триггер 5 в положение запрета схемы совпадени  13. Величина времени задержки элемента 17 должна быть равна или больще посто нной времени переходного процесса триггера 15 и лченьще нериода рециркул ции. Формула изобретени  Устройство дл  дискретного измерени  временных интервалов по авт. св. № 346705, о тл и чающеес  тем, что, с целью устранени  ощибки измерени  нулевых интервалов времени, в него введены последовательно соединенные элементы «И и задержки, причем входы элемента «И подключены соответственно к выходам формирователей стартового и стопового импульсов, а выход элемента задержки соединен с третьим, управл ющим входом триггера срыва рециркул ции.
SU2097544A 1975-01-20 1975-01-20 Устройство дискретного измерени временных интервалов SU506827A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2097544A SU506827A2 (ru) 1975-01-20 1975-01-20 Устройство дискретного измерени временных интервалов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2097544A SU506827A2 (ru) 1975-01-20 1975-01-20 Устройство дискретного измерени временных интервалов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU346705 Addition

Publications (1)

Publication Number Publication Date
SU506827A2 true SU506827A2 (ru) 1976-03-15

Family

ID=20607709

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2097544A SU506827A2 (ru) 1975-01-20 1975-01-20 Устройство дискретного измерени временных интервалов

Country Status (1)

Country Link
SU (1) SU506827A2 (ru)

Similar Documents

Publication Publication Date Title
US3983481A (en) Digital intervalometer
SU506827A2 (ru) Устройство дискретного измерени временных интервалов
SU1157520A1 (ru) Рециркул ционный измеритель временных интервалов
US3553594A (en) Digital delay system for digital memories
SU734872A1 (ru) Селектор импульсов
SU868990A1 (ru) Генератор тактовых импульсов
SU1443147A1 (ru) Фазовый синхронизатор
SU744361A1 (ru) Цифровой усредн ющий фазометр
SU1495779A1 (ru) Устройство дл ввода информации
SU581453A1 (ru) Устройство дл дискретного измерени временных интервалов
SU1095377A2 (ru) Устройство дл обнаружени потери импульса
SU1177761A1 (ru) Способ определени времени задержки распространени сигнала интегральными микросхемами и устройство дл его осуществлени
SU888065A1 (ru) Способ измерени длительности периодических импульсов
SU976483A1 (ru) Селектор импульсов по периоду следовани
SU658509A1 (ru) Устройство дл контрол логических блоков
SU1290526A1 (ru) Интегрирующий двухтактный аналого-цифровой преобразователь
SU1676076A1 (ru) Устройство дл контрол серий импульсов
SU864143A1 (ru) Устройство дл автоматического временного сдвига стробирующих импульсов
SU491925A1 (ru) Устройство дл измерени временного рассогласовани двух сигналов
SU418807A1 (ru)
SU1018102A1 (ru) Устройство дл дискретного измерени временных интервалов
SU577475A2 (ru) Цифровой фазометр
SU1167539A2 (ru) Устройство дл измерени длительности фронтов импульсов
SU991313A1 (ru) Способ компенсации низкочастотных искажений в стробоскопическом осциллографе
SU744951A1 (ru) Пересчетное устройство