SU502476A1

SU502476A1 - Receiver of pseudo-random phase-shift keyed signals

Info

Publication number: SU502476A1
Application number: SU1834472A
Authority: SU
Inventors: Валерий Аркадьевич Чердынцев; Антон Антонович Корбут
Original assignee: Минский радиотехнический институт
Priority date: 1972-10-02
Filing date: 1972-10-02
Publication date: 1976-02-05

Description

1one

Изобретение относитс к радиотехнике.The invention relates to radio engineering.

Известно приемное устройство псевдослучайных фазоманипулирова ных сигналов, содержащее на входе блок фазовой автонодстройки (ФАП) и последовательно соединенные синхронный детектор и схему слежени за задержкой, выходы которой непосредственно и через инвертор подключены ко входам схемы переключени .A receiving device of pseudo-random phase-manipulated signals is known. It contains a phase-locked loop (PLL) and a synchronous detector and a delay tracking circuit connected in series, the outputs of which are directly and via an inverter connected to the inputs of the switching circuit.

Однако содержащиес в схеме слежени за задержкой нелинейные элементы снижают помехоустойчивость устройства.However, the nonlinear elements contained in the delay tracking circuit reduce the noise immunity of the device.

Цель изобретени - новыщение помехоустойчивости .The purpose of the invention is the improvement of noise immunity.

В предлагаемом устройстве между входом синхронного детектора и входом блока ФАП включены последовательно соединенные лини задержки и манипул тор фазы, к одному из входов которого подключен выход схемы переключени , а между выходом синхронного детектора н дополнительным входом схемы переключени включены последовательно соединенные перемножитель, интелратор и формирователь импульсов, причем к опорному входу перемножител подключены через сумматор соответствующие выходы схемы слежени за задержкой.In the proposed device, serially connected delay lines and a phase handler are connected between the input of the synchronous detector and the PLL unit, the output of the switching circuit is connected to one of the inputs, and the serially connected multiplier, intellector and pulse shaper are connected between the output of the synchronous detector and the additional input of the switching circuit. and the corresponding outputs of the delay tracking circuit are connected to the reference input of the multiplier via an adder.

На чертел е приведена функциональна схема устройства.The drawing shows the functional scheme of the device.

Устройство содержит на входе блок фазовойThe device contains the input phase block

автоподстройки (ФАП) 1 и последовательно соединенные синхронный детектор 2 и схему слежени за задержкой 3, выходы которой через инвертор 4 н непосредственно подключеныauto-tuning (PLL) 1 and series-connected synchronous detector 2 and delay tracking circuit 3, the outputs of which are directly connected via inverter 4 n

ко входам схемы переключени 5.to the inputs of the switching circuit 5.

Между входом синхронного детектора 2 и входом блока ФАП 1 включены последовательно соединенные лини задержки 6 и манипул тор фазы 7, к одному из входов которого подключен выход схемы переключени 5.Between the input of the synchronous detector 2 and the input of the PLL 1 there are connected in series the delay lines 6 and the phase 7 manipulator, the output of the switching circuit 5 is connected to one of the inputs.

Между выходом синхронного детектора 2 и дополнительным входом схемы переключени 5 включены последовательно соединенные перемножитель 8, интегратор 9.и формировательBetween the output of the synchronous detector 2 and the additional input of the switching circuit 5 there are connected in series a multiplier 8, an integrator 9. and a driver

импульсов 10, причем к опорному входу перемножител 8 подключены через сумматор 11 выходы схемы слежени за задержкой 3. Устройство работает следующим образом. После синхронизации по фазе блоком ФАП 1pulses 10, and to the reference input of the multiplier 8 are connected via an adder 11 outputs of the delay tracking circuit 3. The device operates as follows. After synchronization in phase by the unit FAP 1

синхронный детектор 2 выдел ет из прин того фазоманипулированного гармонического колебаии одну из манипулирующих псевдослучайных последовательностей (ПСП). Сформированна после синхронного детектора 2 последовательность подаетс в схему слежени за заде ржкой 3, котора вырабатывает в каждый момент времени синхронизированные с поступивщнм на вход устройства колебанне1М опорные ПСП, задержанную и не задержаннуюThe synchronous detector 2 extracts from the received phase-shift harmonic oscillation one of the manipulating pseudo-random sequences (SRP). The sequence formed after the synchronous detector 2 is fed to the trap 3 monitoring circuit, which at each time produces synchronized reference memory bandwidth, delayed and not delayed, synchronized with the input to the device input.

друг относительно друга, которые затем складываютс в сумматоре 11 и умножаютс в перемножителе 8 с последовательностью, присутствующей во входном колебании.relative to each other, which are then added up in adder 11 and multiplied in multiplier 8 with the sequence present in the input oscillation.

После фильтрации результата перемножени в интеграторе 9 формирователь импульсов 10 выдает информационные символы в виде положительных импульсов посто нной амплитуды, когда во входном колебании присутствует незадержаниа ПСП, и отрицательных импульсов , когда присутствует задержанна ПСП. В соответствии с этими импульсами схема переключени 5 подключает ко входу манипул тора фазы 7 или выход схемы слежени за задержкой 3, по которому подаетс незадержанна ПСП, или -через инвертор 4 - выход схемы 3, по которому подаетс задержанна опорна ПСП.After filtering the result of multiplication in the integrator 9, the pulse shaper 10 outputs information symbols in the form of positive pulses of constant amplitude, when a memory band delay is present in the input oscillation, and negative pulses when a delayed memory bandwidth is present. In accordance with these pulses, the switching circuit 5 connects to the input of the phase 7 manipulator or the output of the tracking circuit for the delay 3, through which the uncontested bandwidth is supplied, or through the inverter 4, the output of circuit 3, which is supplied by the delayed reference bandwidth.

При синхронизации опорных и присутствующих во входном колебании ПСП манипул тор фазы 7 снимает фазовую манипул цию и дает возможность непрерывно работать блоку ФАП 1, на выходе которого вырабатываетс гармоническое колебание, синхронизированное по фазе с прин тым сигналом.When synchronizing the reference and present in the input oscillation of the SRP, the phase 7 manipulator removes phase manipulation and allows the FAP unit 1 to operate continuously, the output of which produces a harmonic oscillation synchronized with the received signal.

Ф о р м л а изобретени F o rmly inventions

Приемное устройство нсевдослучайных фазоманипулированных сигналов, содержащее наA receiver of nseudo-random phase-shift keyed signals, containing

входе блок фазовой автоподстройки (ФАП) и носледовательно соединенные синхронный детектор и схему слежени за задержкой, выходы которой непосредственно и через инвертор подключены к входам схемы переключени ,an input phase-locked loop (PLL) and a successively connected synchronous detector and delay tracking circuit, the outputs of which are directly and via an inverter connected to the inputs of the switching circuit,

отличающеес тем, что, с целью повыщени помехоустойчивости, между входом синхронного детектора и входом блока ФАП включены последовательно соединенные лини задержки и манипул тор фазы, к одному изcharacterized in that, in order to increase noise immunity, serially connected delay lines and a phase manipulator are connected between the input of the synchronous detector and the input of the FAP unit, to one of

входов которого подключен выход схемы переключени , а между выходом синхронного детектора и дополнительным входом схемы переключени включены последовательно соединенные перемножитель, интегратор и формирователь импульсов, причем к опорному входу перемножител подключены через сумматор соответствующие выходы схемы слежени за задержкой.the inputs of which are connected to the output of the switching circuit, and between the output of the synchronous detector and the auxiliary input of the switching circuit are connected a series-connected multiplier, integrator and pulse generator, with the corresponding outputs of the delay tracking circuit being connected to the reference input of the multiplier.