SU495779A1

SU495779A1 - Device for phase synchronization in data transmission systems

Info

Publication number: SU495779A1
Application number: SU2060730A
Authority: SU
Inventors: Анатолий Иванович Сочнев
Original assignee: Войсковая Часть 25840
Priority date: 1974-09-19
Filing date: 1974-09-19
Publication date: 1975-12-15

Description

1one

Изобретение относитс к электросв зи и .может использоватьс в системах нередачи цифровых данных.This invention relates to telecommunications and can be used in non-broadcast digital data systems.

Известно устройство дл фазовой синхронизации в системах передачи данных, содержащее последовательно соединенные двухполупериодный выпр митель, компаратор, триггер и иервый переключатель, последовательно соединенные дифференциатор, ко второму входу которого нодключбЕ генерзтор низкой частоты через схему задержки, схему «И, соединенную с генератором низкой частоты, триггер иаправлени фазы, второй переключатель , интегратор и накопитель, ко входу которого иодключен узел установки начальной фазы синхронизации, а выход накопител подключен ко второму входу триггера через фазосдвигающий узел, соединеииый с генератором тактовой частоты, а также источиик опориого наир жени , соединенный со вторыми входами нервого и второго переключателей .A device for phase synchronization in data transmission systems is known, which contains a series-connected full-wave rectifier, a comparator, a trigger and a switch that are connected in series to a differentiator, to the second input of which is a low-frequency oscillator through a delay circuit, “And” connected to a low-frequency generator, the trigger and the direction of the phase, the second switch, the integrator and the drive, to the input of which the node for setting the initial synchronization phase is connected, and the drive output By connecting to the second input flip-flop through the phase-shifting assembly with soedineiiy clock generator and istochiik Prop Nair voltage coupled to second inputs of nerve and second switches.

Однако в известном устройстве контроль искажени принимаемого сигнала в моменты выборки и адаптивный поиск оптимальной фазы осуществл етс по одному из промежуточных уровней сигнала, что приводит к смещению фазы.However, in the known device, the control of the distortion of the received signal at the instants of sampling and the adaptive search for the optimal phase are performed at one of the intermediate signal levels, which leads to a phase shift.

Цель изобретени - устранение смещени фазы синхронизации.The purpose of the invention is to eliminate the synchronization phase shift.

22

Это достигаетс This is achieved

тем. что в предлагаемое устройство введен интегратор со знакопеременным весом интегрпроваии , ири этом выход первого переключател через интегратор со знакопеременным весом интегрировани подключен ко второму входу компаратора i входу дифференциатора.topics that an integrator with an alternating integration weight is introduced into the proposed device, and the output of the first switch is connected through an integrator with an alternating integration weight to the second input of the comparator and the input of the differentiator.

На чертеже показана блок-схема предлагаемого устройства, содержащего последовательно соединенные двухполупериодный выпр митель 1, компаратор 2, триггер 3, первый переключатель 4, интегратор со знакопеременным весом интегрировани 5, дифференциатор 6, схему «И 7, триггер направлени фазы 8, второй переключатель 9, интегратор 10, накопитель 11, фазосдвигающий узел 12, к другому входу которого иодключен генератор тактовой частоты 13, а выход соединен со вторым входом триггера 3. Другой вход накопител 11 соединен с узлом 14 установки начальной фазы синхронизации. Вторые входы переключателей 4 и 9 соединены с выходами источника 15 опорного напр жени . Выход генератора низкой частоты 16 соединен с другим входом схемы «И 7 непосредственно и через схему задерл ки 17 с дифференциатором 6.The drawing shows a block diagram of a device comprising a series-connected full-wave rectifier 1, comparator 2, trigger 3, first switch 4, integrator with alternating integration weight 5, differentiator 6, And 7 circuit, phase direction trigger 8, second switch 9 , integrator 10, accumulator 11, phase-shifting node 12, to another input of which the clock frequency generator 13 is connected, and the output is connected to the second input of trigger 3. Another input of accumulator 11 is connected to node 14 for setting the initial phases s sync. The second inputs of the switches 4 and 9 are connected to the outputs of the source 15 of the reference voltage. The output of the low-frequency generator 16 is connected to another input of the “AND 7” circuit directly and through the delay circuit 17 with the differentiator 6.

Устройство работает следующим образом.The device works as follows.

Сигнал данных L/BX, поступающий на вход двухполупериодного выпр мител 1, выпр млиетс им и поступает на компаратор 2, где сравниваетс с пороговым уровнем, вылаваомым интегратором со знакопеременным весом интегрировани 5. Комнаратор 2 выдает значащий выходной сигнал, если сигнал данных превышает пороговый уровень. Сигнал на выходе компаратора 2 управл ет триггером 3, который синхронизирован частотой генератора тактовой частоты i3. Триггер 3 приводит в действие первый переключатель .4, который подключает от источника напр жени 15 напр жение положительной пол рности, если триггер 3 наход)гтс в состо нии «1, и отрииательной пол рности, если оп находитс в состо нии «О, на вход интегратора со зпакоперемепным весом интегрировани 5. Интегратор 5 устроеп таким образом, что напр жение положительной нол рности интегрируетс с весом в п-1 раз большим, чем напр жение отрицательной пол рности, где п - количество уровней сигнала данных. Это обусловлено тем, что сигнал данных принимает зпачсние ве)хнего уровн передачи в п-1 раз меньше, чем в сумме значени всех остальных уровней. Вследствие этого напр женне отрннательной пол рности по времени будет в п--- раз до;1ьше воздействовать иа интегратор 5, чем напр жение положительной пол рности.The L / BX data signal input to the full-wave rectifier 1 input is rectified by it and fed to comparator 2, where it is compared with a threshold level obtained by an integrator with alternating integration weight 5. Comnator 2 outputs a significant output signal if the data signal exceeds the threshold level . The signal at the output of the comparator 2 controls the trigger 3, which is synchronized by the frequency of the clock frequency generator i3. The trigger 3 actuates the first switch .4, which connects a positive polarity from the voltage source 15, if the trigger 3 is located) in the state "1", and the positive polarity, if it is in the state "O, on an integrator input with a zapopimemepnym weight of integration 5. The integrator 5 is set in such a way that the positive zero voltage is integrated with a weight n − 1 times greater than the negative polarity voltage, where n is the number of data signal levels. This is due to the fact that the data signal receives current transmission levels of the upper and lower levels by a factor n − 1 less than the sum of the values of all other levels. As a result, the time of the polarity polarity will be in n --- times up to; integrator 5 influences than the voltage of the positive polarity.

Переменный пороговый уровень, выдававмый интегратором 5, поступает на комнаратор 2 и дифференциатор 6. Увеличение порогового уровн указывает на уменьшение иекажени сигнала, в противном случае - на увеличение. Дифференциатор 6 выдает сигналы «О прп увеличении иорогового уровн от выборки к выборке и сигнал «1 - при уменьшении, усредн одновременно эти зиачени .The variable threshold level, given by integrator 5, is fed to komnarator 2 and differentiator 6. An increase in the threshold level indicates a decrease in the signal current, otherwise, an increase. Differentiator 6 generates signals “On increasing the threshold level from sample to sample and the signal“ 1 - when decreasing, these averages are simultaneously averaged.

Выходной сигнал дифференцнатора 6 через схему «И 7 управл ет триггером направлени фазы 8. Второй вход схемы «И 7 нодключен к выходу генератора низкой частоты 16, частота которого может иметь период пор дка нескольких секунд, тогда как период выборки сигпала измер етс в миллисекундах . Выходной Сигнал генератора низкой частоты 16 через схему задержкн 17 устапав .пшает в нсходное состо ние диф()ерепцнатор 6.The output of the differential 6 through the circuit "And 7" controls the phase direction trigger 8. The second input of the circuit "And 7 is connected to the output of the low-frequency generator 16, the frequency of which can have a period of the order of several seconds, while the period of the sampled sample is measured in milliseconds. The output signal of the low-frequency generator 16 through the delayed circuit 17 sets the differential () switch 6 to the initial state.

Триггер направленн фазы 8 управл ет вторым нереключателем 9. Если триггер 8 находптс5г в состо нни «I, то нереключатсль 9 подает на вход интегратора 10 ноложительное папр женне от источника опорного напр жени и в состо нии «О - отрицательиое . 1-1нтегратор 10 управл ет через наконитс-ль 11 фазосдвпгаюшим узлом 12 таким образом , что вызывает увелнчивающпйе сд.виг фазы выходного сигнала генератора тактовой частоты 13 в направленни, онредел емо.ч увеличением нлп уменьшением его собственного выходного сигнала.The trigger of the directional phase 8 controls the second non-switch 9. If the trigger 8 is in the I state, then the non-switch 9 supplies the integrator 10 with a positive voltage from the reference voltage source and in the O state is negative. 1-1 the integrator 10 controls through the tip 11 of the phase-shifting node 12 in such a way that it causes an increase in the phase phase of the output signal of the clock frequency generator 13 in the direction of the output, increasing its own output signal.

Узел установки начальной фазы синхронизации 14 используетс дл заиуека системы чс:рез наконитель 11 и обеспечивает начальную установку фазы )онизации, icoTOpasi онредел етс на основе предварительного знани системы ii/ni на основе снециаль. сигналов пуска.The initial synchronization phase setting unit 14 is used to call the system through an emergency: the end of the head 11 and provides an initial installation of the phase, the icoTOpasi is determined based on prior knowledge of the ii / ni system based on the clock. start signals.

Ф (1) м у а и 3 о б р ( т е п г F (1) m ua and 3 o b r (t e n g

Устройство .ч,1 фазово спихронизац;): в системах иередачи данных, со.тержащее носле .тователы.о eoe.iiiценные двухнолунериодный выир мите;1ь. ксшпаратор, т()игге) и первый переключатель, после.ювательно сосд1п-1енные дифф.е1)енппатор, ко второму входу которого подк.тючен генератор ;-изкой частоты через схему задержки, схему «.l-i, соединенную с генератором низкой частоты, триггер направлени фазы, второй переключатель , шггегратор и накопитель, ко входу которого подключен узел установки начальной фазы синхронизацни. а выход наконител подключен ко второму входу триггера че )ез фазоедвгпаюший узел, соединенный с Ieператором тактовой частоты, а также источник онорно1Ч) пагр жени , соедпнеппый со вторыми входами первого и второго neijcключателе , о т .л и ч а 0 щ е е с тем, чтс с пелыо устраненн смещени фазы синхронизации , в него ввелен интегратор со знакопеременным несом тпггегрпровани , лрп этом вьгход nepBoio нереключател через пнтеграгор со 31-;л опеременным весом интегр1 К)вапп подклю :ч1 ко второму входу комиаргггора и входу лифс))еге11ниато11а.The device .ch, 1 phase spihronization;): in the systems and data transmissions, the so-called carriers are the users. Oeoe.iiii valuable two-wavelength sweep; 1b. xparator, t () igge) and the first switch, after.Suppetant1d-1eni diff.e1) enppator, to the second input of which an oscillator is connected; -the low frequency through the delay circuit, the “.li circuit connected to the low-frequency generator, the phase direction trigger, the second switch, the integrator, and the accumulator, to the input of which is connected the node for setting the initial phase of synchronization. and the output of the nozzle is connected to the second input of the trigger through a phase node connected to the clock, as well as a source of on / off signal that connects to the second inputs of the first and second neij switches, and so on and so on That is, when the synchronization phase displacement has been eliminated, an integrator with an alternating carrier has been introduced into it, this is the nepBoio launch of the non-switch through the integrator with the 31-; l variable operating weight of the integral 1 K) wapp: